JPS6313414A - Ｆｉｒデイジタルフイルタ - Google Patents
ＦｉｒデイジタルフイルタInfo
- Publication number
- JPS6313414A JPS6313414A JP15501186A JP15501186A JPS6313414A JP S6313414 A JPS6313414 A JP S6313414A JP 15501186 A JP15501186 A JP 15501186A JP 15501186 A JP15501186 A JP 15501186A JP S6313414 A JPS6313414 A JP S6313414A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- block
- circuits
- control
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 abstract description 7
- 238000012545 processing Methods 0.000 abstract description 5
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、任意の周波数特性が得られるＦＩＲディジタ
ルフィルタに関する。
ルフィルタに関する。
以下余白
（従来の技術〕
ＦＩＲディジタルフィルタは設計が容易であること２回
路構成が単純であることから、ディジタル信号処理回路
において、任意の周波数特性を得るフィルタ回路として
利用されることが多い。第２図に示すとおり、従来のＦ
ＩＲディジタルフィルタ回路は単位時間遅延素子１０〜
１３と加算器加〜ｎ及び係数器３０〜３３によって構成
される。さらに、 ＦＩＲフィルタの次数を拡張するた
めには２回路構成を複数個用意し、出力Ｙを次段の入力
Ｚに供給する。必要なフィルタ段数の拡張には２次々と
カスケードに接続していくことになる。ここで２本回路
で任意の特性を得ようとする場合、係数器３０〜３３を
任意係数にする必要があり、そのために一般的には乗算
器等が ゛使用される。
路構成が単純であることから、ディジタル信号処理回路
において、任意の周波数特性を得るフィルタ回路として
利用されることが多い。第２図に示すとおり、従来のＦ
ＩＲディジタルフィルタ回路は単位時間遅延素子１０〜
１３と加算器加〜ｎ及び係数器３０〜３３によって構成
される。さらに、 ＦＩＲフィルタの次数を拡張するた
めには２回路構成を複数個用意し、出力Ｙを次段の入力
Ｚに供給する。必要なフィルタ段数の拡張には２次々と
カスケードに接続していくことになる。ここで２本回路
で任意の特性を得ようとする場合、係数器３０〜３３を
任意係数にする必要があり、そのために一般的には乗算
器等が ゛使用される。
ところが２回路構成は単純であるが所望の特性を得るた
めには２回路規模がかなり大きくなる傾向があるため、
処理速度２回路構成の拡張性等の問題及びＬＳＩ設計の
容易さ等を満足するものは得られず、高次のフィルタを
構成することが不可能であった。
めには２回路規模がかなり大きくなる傾向があるため、
処理速度２回路構成の拡張性等の問題及びＬＳＩ設計の
容易さ等を満足するものは得られず、高次のフィルタを
構成することが不可能であった。
本発明の目的はゲート数規模の大きさより。
むしろ、高速処理で拡張性にすぐれた回路構成を容易に
開発設計できる方法を提供するものである。
開発設計できる方法を提供するものである。
本発明によれば、単位時間遅延素子と加算器とを直列に
配置し、前記加算器の一方の入力側に切換回路を介して
入力信号を人力するブロックと、複数の該ブロック毎に
、所定の重みづけを割当て２合成する合成回路と、前記
複数ブロック内の各前記切換回路の制御を、各前記遅延
位置毎に必要な値に制御する制限回路とを有することを
特徴とするＦＩＲディジタルフィルタが得られる。
配置し、前記加算器の一方の入力側に切換回路を介して
入力信号を人力するブロックと、複数の該ブロック毎に
、所定の重みづけを割当て２合成する合成回路と、前記
複数ブロック内の各前記切換回路の制御を、各前記遅延
位置毎に必要な値に制御する制限回路とを有することを
特徴とするＦＩＲディジタルフィルタが得られる。
次に２本発明を図面を参照して説明する。
第１図に示すように、５００はフィルタ回路のブロック
であり、ブロック５００を複数個用意し。
であり、ブロック５００を複数個用意し。
各ブロック５００間の係数器に相当する部分を単純な切
換回路１３０．１３１．１３２で構成している。
換回路１３０．１３１．１３２で構成している。
さらに各ブロックの出力は重みづけ回路１００゜２００
、３００に通している。この重みづけ回路１００゜２０
０、３００はＶ２．Ｖ４．し′８等の１／２Ｎで表現で
きるもので、実際の回路においては単なるピットシフト
にすぎず、具体回路としては存在せず。
、３００に通している。この重みづけ回路１００゜２０
０、３００はＶ２．Ｖ４．し′８等の１／２Ｎで表現で
きるもので、実際の回路においては単なるピットシフト
にすぎず、具体回路としては存在せず。
最終加算器６００への接続を各ピットに対して決めるこ
とにほかならない。
とにほかならない。
更に具体的に説明すれば２例えば１重みづけ回路１００
をｌ／２．２００を］／２２．３００を１．／２３と構
成した場合、各遅延素子１１０．１１１．１１２の間に
ある加算器１２０．１２１．１２２に与える信号の係数
を変えるためには、各ブロック５００の同時刻のスイッ
チ群（例えば、 １３１．２３１．３３１）を制御して
所望の値を得る。
をｌ／２．２００を］／２２．３００を１．／２３と構
成した場合、各遅延素子１１０．１１１．１１２の間に
ある加算器１２０．１２１．１２２に与える信号の係数
を変えるためには、各ブロック５００の同時刻のスイッ
チ群（例えば、 １３１．２３１．３３１）を制御して
所望の値を得る。
例では
係数８の時 ５Ｗ１３１ ＯＦＦ ５Ｗ２３１ Ｏ
ＦＦ ５Ｗ３３１０ＦＦｓ１７’ｆ３ｔｔ ｚ
ＯＦＦ ＃ ＯＦＦ ｚ ＯＮ係数９
の時 ５Ｗ１３１ ＯＦＦ ５Ｗ２３１ ＯＮ ５Ｗ
３３１ ＯＦＦ＃３／８ ’ ＯＦＦ
＃ ＯＮ ＃ ＯＮ＃＋／８’ Ｏ
Ｎ ｚ ＯＦＦ ｚ ０ＦＦ１５／８
’ ＯＮ ｚ ＯＦＦ ＃
０ＮＩ（ｙ’３ １ ＯＮ ＃
ＯＮ ＃ ＯＦＦ＃７／８ ’
ＯＮ ＃ ＯＮ ｚ ＯＮとなる
。
ＦＦ ５Ｗ３３１０ＦＦｓ１７’ｆ３ｔｔ ｚ
ＯＦＦ ＃ ＯＦＦ ｚ ＯＮ係数９
の時 ５Ｗ１３１ ＯＦＦ ５Ｗ２３１ ＯＮ ５Ｗ
３３１ ＯＦＦ＃３／８ ’ ＯＦＦ
＃ ＯＮ ＃ ＯＮ＃＋／８’ Ｏ
Ｎ ｚ ＯＦＦ ｚ ０ＦＦ１５／８
’ ＯＮ ｚ ＯＦＦ ＃
０ＮＩ（ｙ’３ １ ＯＮ ＃
ＯＮ ＃ ＯＦＦ＃７／８ ’
ＯＮ ＃ ＯＮ ｚ ＯＮとなる
。
各ブロック５００の同時刻の遅延位置のスイッチを制御
することにより任意係数を得ることができる。例で示し
た部分ではＶ８ステップの係数コントコールであるが、
必要に応じて、ブロック５００に相当する回路を並列に
用意することで細かい制御が可能となることは明白であ
ろう。
することにより任意係数を得ることができる。例で示し
た部分ではＶ８ステップの係数コントコールであるが、
必要に応じて、ブロック５００に相当する回路を並列に
用意することで細かい制御が可能となることは明白であ
ろう。
本回路では２回路を構成している各素子が単純なコンポ
ーネントであシ、且つ精度をあげるため各ブロックを並
列に行うことによシ高速処理が比較的簡単に行なえる。
ーネントであシ、且つ精度をあげるため各ブロックを並
列に行うことによシ高速処理が比較的簡単に行なえる。
またブロック５００に相当する各ブロックが全く同一の
構成であることから、高精度化、拡張に対し、比較的設
計が容易である。
構成であることから、高精度化、拡張に対し、比較的設
計が容易である。
第１図は本発明によるＦＩＲフィルタ、第２図は従来方
式によるＦＩＲフィルタである。 １１０、１１１．１１２・・・単位時間遅延素子、
１２０゜１２１、１２２・・・加算器、 １３０，１
３１，１３２・・・切換回路。 １００、２００．３００・・・重みづけ回路、６００・
・・最終加算器、７００・・・係数制御回路。
式によるＦＩＲフィルタである。 １１０、１１１．１１２・・・単位時間遅延素子、
１２０゜１２１、１２２・・・加算器、 １３０，１
３１，１３２・・・切換回路。 １００、２００．３００・・・重みづけ回路、６００・
・・最終加算器、７００・・・係数制御回路。
Claims (1)
- １、単位時間遅延素子と加算器とを直列に配置し、前記
加算器の一方の入力側に切換回路を介して入力信号を入
力するブロックと、複数の該ブロック毎に、所定の重み
づけを割当て、合成する合成回路と、前記複数ブロック
内の各前記切換回路制御を各前記遅延位置毎に必要な値
に制御する制限回路とを有することを特徴とするＦＩＲ
ディジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15501186A JPS6313414A (ja) | 1986-07-03 | 1986-07-03 | Ｆｉｒデイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15501186A JPS6313414A (ja) | 1986-07-03 | 1986-07-03 | Ｆｉｒデイジタルフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6313414A true JPS6313414A (ja) | 1988-01-20 |
Family
ID=15596732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15501186A Pending JPS6313414A (ja) | 1986-07-03 | 1986-07-03 | Ｆｉｒデイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313414A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04294628A (ja) * | 1991-03-22 | 1992-10-19 | Sharp Corp | 非巡回型デジタルフィルター回路 |
| JPH0514130A (ja) * | 1990-09-20 | 1993-01-22 | Kawasaki Steel Corp | デイジタルフイルタ |
| JPH08167830A (ja) * | 1994-12-15 | 1996-06-25 | Nec Corp | 不等帯域分割フィルタおよび不等分割帯域合成フィルタの設計方法および装置 |
| JPH1159127A (ja) * | 1997-08-28 | 1999-03-02 | Bridgestone Corp | ライトトラック用空気入りタイヤ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS522150A (en) * | 1975-06-17 | 1977-01-08 | Communications Satellite Corp | Nonnrecursive digital filter |
-
1986
- 1986-07-03 JP JP15501186A patent/JPS6313414A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS522150A (en) * | 1975-06-17 | 1977-01-08 | Communications Satellite Corp | Nonnrecursive digital filter |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514130A (ja) * | 1990-09-20 | 1993-01-22 | Kawasaki Steel Corp | デイジタルフイルタ |
| JPH04294628A (ja) * | 1991-03-22 | 1992-10-19 | Sharp Corp | 非巡回型デジタルフィルター回路 |
| JPH08167830A (ja) * | 1994-12-15 | 1996-06-25 | Nec Corp | 不等帯域分割フィルタおよび不等分割帯域合成フィルタの設計方法および装置 |
| JPH1159127A (ja) * | 1997-08-28 | 1999-03-02 | Bridgestone Corp | ライトトラック用空気入りタイヤ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2779617B2 (ja) | 有限インパルス応答フィルタ | |
| JP4300272B2 (ja) | デジタルフィルタおよびその設計方法 | |
| JPS6313414A (ja) | Ｆｉｒデイジタルフイルタ | |
| US5144569A (en) | Method for filtering digitized signals employing all-pass filters | |
| JPS60114020A (ja) | 非巡回型デジタルフィルタ回路 | |
| JPH05259813A (ja) | ディジタルフィルタ | |
| JPH0479516A (ja) | 集積回路装置における遅延回路 | |
| US5148384A (en) | Signal processing integrated circuit | |
| JPH0214813B2 (ja) | ||
| JPS6316710A (ja) | ラツチ回路 | |
| JPS6015769A (ja) | デイジタル信号処理回路 | |
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| JPS6130769B2 (ja) | ||
| JPH01177708A (ja) | プログラマブルアナログフィルタ | |
| JPH0296417A (ja) | 多モード周波数用スイッチトキャパシタフィルタ装置 | |
| JPS62219899A (ja) | 残響付加方式 | |
| JPS60253315A (ja) | 可変遅延回路 | |
| JPS6249539A (ja) | 桁上げ判別装置 | |
| JPH06196969A (ja) | 有限インパルス応答フィルタ | |
| JP2590291B2 (ja) | 切換型ｉｉｒフィルタ | |
| JPS62136908A (ja) | 利得制御回路 | |
| JPH04172812A (ja) | ディレー調整用集積回路 | |
| JPS59229793A (ja) | 遅延量可変形シフトレジスタ | |
| JPH0832409A (ja) | デジタルｆｉｒフィルタ回路 | |
| JPS58177027A (ja) | デイジタルフイルタ |