JPS58177027A - デイジタルフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、カラーエンコーダや、ディジタルオーディ
オ信号のマルチチャンネル用フィルタなどに適用される
ディジタルフィルタに関する。

ディジタルフィルタは、従来では、ソフトウェアとして
機器に組み込まれる形態をとっていたが。

論理演算素子の高速化に伴ない、リアルタイムのプロセ
ッサとしてＬＣＲフィルタと同様にディジタル信号処理
回−路内にハードウェアとして使用されつつある。ディ
ジタルフィルタは、単位遅延素子と係数乗算器と加算器
とから構成されており。

この係数乗算器として１通常ＲＯＭなどの大容量記憶装
置をルックアップする手段をとるものが用いられる。し
たがって回路規模が増大し、大規模論理演算ディバイス
上にディジタルフィルタをＬＳＩ化することが難しい欠
点があった。

この発明は、かかる従来の問題点を解決するようにした
ものである。つまり、この発明は、整数の係数（以下、
整係数という）を用いれば良く。

この整係数を加算によって得るようにしたものである。

以下、この発明をＦＩＲ（有限インパルス応答）フィル
タであって、ディジタル色差信号工又はＱの帯域制限用
のローパスフィルタに対して適用した一実施例について
説明する。

一般にＦＩＲＨ直線位相のローパスフィルタの伝達関数
Ｈ（ｚ）は、下記のものとなる。

と展開才れる。但しｔ　　（ｔ　ｈ、Ｖ＜２．　ｒ　ｈ
ｒｒ≧２）である。上式におけるｂｏ　ｅ　ｂｑ　＃　
ｈｒ　ｅ　ｈ５　＠　ｈｔ。

の値は、最適化の場合に、一般←整数とならない。

これを若干変更して整数化するが、その場合、Ｈ（ｚ）
を構成するより、？−Ｈ（ｚ）を構成し、後にｊ１乗す
るようにされる。

上式の伝達関数Ｈ（ｚ）の根を２平面上に示すと第１図
のようになる。ｐとｎｑは１通過帯域外の阻止域を決定
する４９点であり、　ｎｑは、ｈｑ・１のいかんによら
ず、（ＩＺ＋＝／）の単位円上にあり９周波数特性の４
９点を与える。第１図では、（’　＝／　ｅ　’２ｔ　
ｊ　ｅ　ｌｌ）の場合のｎｑが示されている。

ｎｒ及びｎｓは、帯域内の特性である等リップル特性、
最大平担持性を与える。第１図では、（１＝７）の場合
が示されている。

また、伝達関数Ｈ（ｚ）のパワーの正規化を行なう場合
、下記の条件を満足する必要がある。

ｈｑ・１＋２＝２″ ｈｒ・ｉ　＋　２　＝　２β ｈｔ−１＋２ｈ３・１＋２＝２ｒ この拘束条件のもとで、加算回数をパラメータとして、
実現しやすい係数となるように＋ｐｔｎｑｎｒ、ｎ８を
設定する。

また、　Ｈ（ｚ）の式のある項の積をとると、加算回数
を減少することができる。例えば（（２＋／）（Ｚ”−
Ｚ＋／）＝Ｚ＋ねとなり、３回の加算回数を７回に減少
することができる。

更ニ、　　（ｚ”　−ｒｔ−２ｚ’−ｘｔ＋ｉ＞のよう
に、ｎｑの根（ゼロ点）を６個、　ｎｒの根（ゼロ点）
を２個持つ部分フィルタを非常に簡潔に構成することが
できる。上述のようにして構成されたＦＩＲ形直線位相
のローパスフィルタの一例を第２図に示す。同図におい
て、１は１例えば２ｆｓｃ　（ｆｓｃ　”カラーサブキ
ャリア周波数）のサンプリング周波数のディジタル色差
信号が供給される入力端子を示し、２が出力端子を示し
、Ｄが”／２ｆｓｃの遅延量を示し、ラッチ回路で単位
遅延回路が構成される。この入力端子１及び出力端子２
間に、破線で囲んで示すように、７個の部分フィルタ３
，４゜５．６，７，８．９が縦続接続されている。また
。

第２図においてｅ　Ｅｌ　＊　ｓ、　ｔ　ｓ、　ｅ　８
．　＃　Ｓｌ　＃Ｂ＠　ｅ　ｓ、＃　Ｓｌの夫々は、切
替スイッチであって、入力端子１に供給されるディジタ
ル色差信号が■信号か、Ｑ信号かで切替えられるもので
、工信号入力時には、白丸で示す一方の入力端子に接続
され、Ｑ信号入力時には、黒丸で示す他方の入力端子に
接続される。

■信号に対するローパスフィルタの周波数特性はｅ　／
−ＪＭＨｚで−ｊｄＢ以下、３．４ＭＨｚで一２０ｄＢ
以上の減衰量を有するようにされ、■信号の帯域を／、
ｊＭＨｚに制限する。また、Ｑ信号に対するローパスフ
ィルタの周波数特性は、　１１００ＫＨｚで一２ｄＢ以
下＊　ｊ　００　Ｋ　Ｈｚで一４ｄＢ以下。

６００ＫＨｚで一６ｄＢ以上、　３．４Ｍ）（ｚで一２
０ｃｌＢ以上の減衰量を有するようにされ、Ｑ信号の帯
域を０．ＪＭＨｚに制限する。８．〜Ｓ、は、半導体ス
イッチであり、■信号又はＱ信号の何れが供給されるか
によって直流電圧によって所定の接続状態とされる。

この第２図に示すディジタルフィルタの部分フィルタの
各々について説明する。以下の説明における伝達関数は
、伝達特性のみを示している。

まず、スイッチ８１〜８．が第２図に示す接続状態とさ
れる工信号入力時には９部分フィルタ３〜９の各々の伝
達関数Ｈ８（ｚ）〜Ｈｅ　　（ｚ）が下記に示すものと
なる。

Ｈｓ　（ｚ）　＝ｉ Ｈ４（Ｚ）　＝　Ｚ　＋　／ Ｈｓ　　（Ｚ）　＝　ｚ　＋　／ Ｈ＠　　（Ｚ）　＝−２１＋ｉｔｚ”−ｔ　（Ｚ’＋Ｚ
）　＋２（Ｚ”＋Ｚ）＋Ｚ’＋／＝Ｚ’−ｔ−１＋１ｑ
ｔ−ｔｚ＋／Ｈｙ（Ｚ）＝／ Ｈａ　（Ｚ）　−ｚ　＋　／ Ｈｌ（Ｚ）＝Ｚ＋／ また、スイッチ３．／％／３．が黒丸で示す入力端子に
接続されるＱ信号入力時には９部分フィルタ３〜９の６
次の伝達関数Ｈ３（Ｚ）〜ａＳ（Ｚ）が下記に示すもの
となる。

Ｈｓ（Ｚ）　　＝　Ｚ”＋　／ Ｈ４（ｚ）　　＝Ｚ’十／ Ｈｓ　　（ｚ）　　＝　Ｚ’＋　ｉ Ｈ＠　　（Ｚ）　＝２”！＋／ｌＺ”＋Ｉ　（Ｚ’＋Ｚ
）＋＃（Ｚ’十ね−（２４十ね ＝／ｓｔ＋ｇｔ＋ｉｒｌ＋ｒｚ＋１ｓ Ｈ１（Ｚ）　　＝　−ｚ＠＋Ｊｚ”＋２ｚ’＋Ｊｚ”−
／Ｈ畠　（Ｚ）＝Ｚ＋／ Ｈｌ（Ｚ）＝Ｚ＋／ なお、上述の伝達関数Ｈａ　（Ｚ）〜Ｈ，（ｚ）は。

伝達特性のみを示し１群遅延時間は無視している。

この例のディジタルフィルタは、■信号及びＱ信号に対
して９等しく／／Ｄの群遅延時間を有している。同様に
、入出力間のゲインがＩ信号及びＱ信号に対して等しい
ものとされている。

また、■信号及びＱ信号が’／２Ｊ’ｓｃの期間内に交
互に位置する点順次信号に対してもこの発明は適用でき
る。つまりｔ　’／４ｆｓｃの単位遅延素子な２個縦続
接続したものを用い、８１〜８．のスイッチを点順次信
号と同期して切替える構成とされる。

上述の実施例の説明から理解されるように、この発明に
依れば、伝達関数の係数が整数のディジタルフィルタを
実現することができる。したがって部分フィルタ６の構
成から明かなように１．２ｎの乗算を行なうシフトレジ
スタとインバータと加算器とによって構成することがで
き、従来のように、ＲＯＭを用いる必要がなくなり、Ｃ
’ＭＯ８などによるランダムロジックで実現することが
でき。

ＬＳＩ化に好適なものとできる。また、従来では。

最適化手段などにより求められた係数（一般に小数）を
ディジタル−する場合２語長制限せざるを得す、これに
よる特性変化、量子化雑音の影響が生じたが、この発明
では、整数の係数を用いるために、かかる問題の発生を
防止することができる。

この発明は、多項式に展開することにより、各項のみに
着目して設計でき、直接形構成のように。

係数を正確に発生できないために、Ｚ平面においてゼロ
点が単位円上から移動することもない。更に、ディジタ
ル色差信号や、ディジタルオーディオのマルチチャンネ
ル用フィルタなど、何種類かの特性を必要とする場合に
、この発明は、有用である。つまり、この発明は、毫−
Ｆ切替用のスイッチ手段を制御することで、複数種類の
周波数特性の何れかを実現することができ、７種類のＬ
ＳＩ化されたディジタルフィルタを作れば良い。

【図面の簡単な説明】

第７図はこの発明の説明に用いる路線図、第２図はこの
発明によるディジタルフィルタの一実施例のブロック図
である。 １・・・・・・入力端子、２・・・・・・出力端子、３
．４゜５．６，７，８，９・・・・・・部分フィルタ。

Claims (1)

1. 【特許請求の範囲】 （り所定の伝達関数を複数の多項式に展開し、この複数
   の多項式の係数を整数とし、上記複数の多項式と夫々対
   応すると共に、上記係数を加算によって得るようになさ
   れた部分フィルタを縦続接続してなるディジタルフィル
   タ〇 （２）伝達関数を複数の多項式に展開し、この複数の多
   項式の係数を整数とし、上記複数の多項式と夫々対応す
   ると共に、上記係数を加算によって得るようになされた
   部分フィルタを縦続接続してなり。 上記部分フィルタの各々の単位遅延素子の所定の接続点
   又は上記係数を切替えることにより、上記伝達関数とし
   て複数種のものを選択的に実現するようにしたディジタ
   ルフィルタ。