JPS6313210B2 - - Google Patents

Info

Publication number
JPS6313210B2
JPS6313210B2 JP58119043A JP11904383A JPS6313210B2 JP S6313210 B2 JPS6313210 B2 JP S6313210B2 JP 58119043 A JP58119043 A JP 58119043A JP 11904383 A JP11904383 A JP 11904383A JP S6313210 B2 JPS6313210 B2 JP S6313210B2
Authority
JP
Japan
Prior art keywords
output
mask rom
circuit
address
mode switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58119043A
Other languages
English (en)
Other versions
JPS6011931A (ja
Inventor
Tadashi Yokota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58119043A priority Critical patent/JPS6011931A/ja
Publication of JPS6011931A publication Critical patent/JPS6011931A/ja
Publication of JPS6313210B2 publication Critical patent/JPS6313210B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)

Description

【発明の詳細な説明】 〔概要〕 マスクROMから外部へ読み出されるデータを
スクランブルされたアドレスに対するもの及びス
クランブル前のアドレスとしたワンチツプマイク
ロコンピユータに関し、 マスクROMの内容の機密性及びデバツグ等の
容易化をプログラムの作成の複雑化なしに得るこ
とを目的とし、 スクランブル回路と、出力ピンに接続されたマ
クチプレクス回路と、モード切替信号に応答し
て、通常動作モードでは、プログラムカウンタの
出力をアドレスとしてマスクROMへ入力し、テ
ストモードでは前記プログラムカウンタの出力を
前記スクランブル回路へ供給し、その出力をアド
レスとして前記マスクROMへ入力するモード切
替回路とを具備し、前記テストモード中は、前記
プログラムカウンタの出力と前記マスクROMか
らの読出しデータとを前記マルチプレクス回路に
よりマルチプレクスして前記出力ピンから出力す
るように構成した。
〔産業上の利用分野〕
本発明はワンチツプマイクロコンピユータに係
り、特にマスクROMから外部へ読み出されるデ
ータをスクランブルされたアドレスに対するもの
及びスクランブル前のアドレスとしたワンチツプ
マイクロコンピユータに関する。
ワンチツプマイクロコンピユータは、ソフトウ
エアを格納しておくマスクROMが内蔵されてい
る。そのソフトウエアは第3者に容易に知られな
いのが望ましいが、従来のワンチツプマイクロコ
ンピユータではその構成上、マスクROMのソフ
トウエアが第3者に容易に知られてしまい、その
盗用に予防手段がないのが実情であり、これを防
止し得る技術手段の開発が要望されている。
〔従来の技術〕
従来のワンチツプマイクロコンピユータには、
そのコンピユータに通常の動作を実行させるモー
ドのほか、そのマスクROMの内容をワンチツプ
マイクロコンピユータの外部に読み出してその良
否をテストするテストモードがある。このテスト
モードにおいて、マスクROMを読み出す態様は
そのアドレスとその内容とが1対1の対応で読み
出される構成になつている。
〔発明が解決しようとする問題点〕
従つて、ワンチツプマイクロコンピユータのメ
ーカ等特定の者がマスクROMの内容を知り得る
のは勿論のこと、そのワンチツプマイクロコンピ
ユータを入手した第3者もマスクROMの内容を
容易に知ることが出来、その盗用を防止する手段
に欠けている。
本発明は上述したような従来方式の有する欠点
に鑑みて創作されたもので、テストモードにおけ
るマスクROMの内容の機密性を有し、デバツグ
等の容易なワンチツプマイクロコンピユータを提
供することをその目的とする。
〔問題点を解決するための手段〕
第1図は本発明の原理ブロツク図を示す。この
図において、1はマスクROM4に格納されてい
る内容を読み出すためのプログラムカウンタであ
る。3はモード切替信号線8上の信号に応答して
プログラムカウンタ1の値を直接に、又はスクラ
ンブル回路5を介してマスクROM4に与えるモ
ード切替回路である。モード切替信号線8上にテ
ストモード信号が与えられるときにマスクROM
4からスクランブル回路5を経たカウンタ値で読
み出される内容とそのときにモード切替回路3か
ら出力されるプログラムカウンタ1の値とがマル
チプレクス回路6、そして出力ピン10を介して
ワンチツプマイクロコンピユータ2の外部に出力
されるようにして本発明は構成されている。
〔作用〕
モード切替信号線8上に通常モードの信号が供
給されている場合には、プログラムカウンタ1の
値はモード切替回路3を介してマスクROM4の
読出しに供される。その読み出された内容はワン
チツプマイクロコンピユータ内のプログラムの実
行に用いられる。
モード切替信号線上8にテストモードの信号が
供給されている場合におけるプログラムカウンタ
1の値はモード切替回路3を介してスクランブル
回路5でスクランブルされてマスクROM4の読
出しに用いられる。その読み出された内容はモー
ド切替回路3の出力であるプログラムカウンタ1
の値と共にマルチプレクス回路6、そして出力ピ
ン10を介してワンチツプマイクロコンピユータ
外へ出力される。
この外部へ出力されたマスクROM読出しデー
タとプログラムカウンタ値とはスクランブル回路
5のアドレス変換論理を知る者のみにその両者の
対応関係が知り得るだけであるから、読み出され
たデータの機密性は保持されし、デバツグ等に対
する容易化も得られる。この効果を得るのにプロ
グラムの複雑化は生じない。
〔実施例〕
第2図は本発明の一実施例を示す。1はワンチ
ツプマイクロコンピユータ2のプログラムカウン
タである。このプログラムカウンタ1の出力はモ
ード切替信号に応じ、モード切替回路3を介して
マスクROM4又はスクランブル回路5及びマル
チプレクス回路6へ接続される。スクランブル回
路5は例えばプログラマブルロジツクアレイ
(PLA)である。又、スクランブル回路5の出力
はマスクROM4へ接続されている。マスク
ROM4の出力はマルチプレクス回路6及びイン
ストラクシヨンレジスタ7へ接続されている。8
はモード切替信号線である。マルチプレクス回路
6の出力は出力ピン10に接続されている。
次に、上述構成におけるマスクROMの読出し
態様を説明する。
ワンチツプマイクロコンピユータ2が通常の動
作モード時には、その旨を表わす信号が線8上に
供給され、プログラムカウンタ1のアドレスはモ
ード切替回路3を経て、直接、マスクROM4へ
供給される。そのマスクROM4からは、そのア
ドレスで指定されるインストラクシヨンが読み出
され、インストラクシヨンレジスタ7にセツトさ
れてそのインストラクシヨンの内容で決まる動作
がワンチツプマイクロコンピユータ2の中で、従
来どうり、実行される。
そのワンチツプマイクロコンピユータ2のテス
トモード時には、その旨を表わす信号が線8上に
供給される。これにより、プログラムカウンタ1
のアドレスがモード切替回路3を経てスクランブ
ル回路5へ供給されると共に、マルチプレクス回
路6へ送られる。
スクランブル回路5にはPLA又はROMが使用
され、例えば“10011001”というアドレスを入力
すると“0001011”というアドレスを出力するよ
うに構成されている。
スクランブル回路5でスクランブルされたアド
レスがマスクROM4のアクセスに供され、そこ
から読み出されたインストラクシヨンはマルチプ
レクス回路6へ送られる。
こうしてマルチプレクス回路6へ送られて来る
アドレスとインストラクシヨンとは、そこから、
時分割方式で出力ピン10から出力されてその良
否の調査に供される。
従つて、プログラムカウンタ1から発生される
アドレスとスクランブル回路5から出力されるア
ドレスとの関係、すなわちスクランブル回路5に
於けるアドレス変換論理を知る者のみが、実際の
アドレスと、それに対応するインストラクシヨン
との関係を知ることができる。従つて、マスク
ROMから読み出された内容の機密性は保持され
得、たとえ第3者が上述したように、マルチプレ
クス回路6から出力を得ることが出来たとして
も、その内容は無意味なものである、換言すれ
ば、その盗用をなし得ないことになる。又、デバ
ツグ等に容易性を与える。
なお、本発明はマスクROMのようなメモリに
格納されているソフトウエアを外部に読み出して
その良否を調べることが可能なハードウエア環境
においても同時に適用し得るものである。
〔発明の効果〕
以上述べたように本発明によれば、マスク
ROMの内容をスクランブルされたアドレスで読
み出しているから、そのスクランブルの仕方が予
め知られている者のみに上述のように読み出され
た内容の有効利用の道が開かれている。従つて、
プログラムの複雑化なしに上記内容の機密性を保
ち得、その盗用は防止されるし、読み出された内
容に対するアドレスも一緒に出力されるからデバ
ツグ等の容易化が得られる。
【図面の簡単な説明】
第1図は本発明の原理ブロツク図、第2図は本
発明の一実施例を示す図である。 第1図及び第2図において、1はプログラムカ
ウンタ、2はワンチツプマイクロコンピユータ、
3はモード切替回路、4はマスクROM、5はス
クランブル回路、6はマルチプレクス回路、8は
モード切替信号線、10は出力ピンである。

Claims (1)

  1. 【特許請求の範囲】 1 プログラムカウンタ1の出力でマスクROM
    4の内容を読み出してその実行を行なうワンチツ
    プマイクロコンピユータ2において、 スクランブル回路5と、 出力ピン10に接続されたマクチプレクス回路
    6と、 モード切替信号8に応答して、通常動作モード
    では、前記プログラムカウンタ1の出力をアドレ
    スとして前記マスクROM4へ入力し、テストモ
    ードでは前記プログラムカウンタ1の出力を前記
    スクランブル回路5へ供給し、その出力をアドレ
    スとして前記マスクROM4へ入力するモード切
    替回路3とを具備し、 前記テストモード中は、前記プログラムカウン
    タ1の出力と前記マスクROM4からの読出しデ
    ータとを前記マルチプレクス回路6によりマルチ
    プレクスして前記出力ピン10から出力すること
    を特徴とするワンチツプマイクロコンピユータ。
JP58119043A 1983-06-30 1983-06-30 ワンチツプマイクロコンピユ−タ Granted JPS6011931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58119043A JPS6011931A (ja) 1983-06-30 1983-06-30 ワンチツプマイクロコンピユ−タ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58119043A JPS6011931A (ja) 1983-06-30 1983-06-30 ワンチツプマイクロコンピユ−タ

Publications (2)

Publication Number Publication Date
JPS6011931A JPS6011931A (ja) 1985-01-22
JPS6313210B2 true JPS6313210B2 (ja) 1988-03-24

Family

ID=14751517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58119043A Granted JPS6011931A (ja) 1983-06-30 1983-06-30 ワンチツプマイクロコンピユ−タ

Country Status (1)

Country Link
JP (1) JPS6011931A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61273799A (ja) * 1985-05-29 1986-12-04 Toshiba Corp 1チツプマイクロコンピユ−タ
JPS6347831A (ja) * 1986-08-15 1988-02-29 Nec Corp マイクロコンピユ−タ
JPS63141365A (ja) * 1986-12-03 1988-06-13 Mitsubishi Electric Corp ワンチツプマイクロコンピユ−タ
JPH0358253A (ja) * 1989-07-27 1991-03-13 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH03229338A (ja) * 1990-02-05 1991-10-11 Matsushita Electron Corp Romテスト方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5631140A (en) * 1979-08-24 1981-03-28 Nec Corp Information processor
JPS57161946A (en) * 1981-03-30 1982-10-05 Fujitsu Ltd Microcomputer with protecting mechanism for memory contents
JPS5848298A (ja) * 1981-09-14 1983-03-22 Nec Corp 情報処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5631140A (en) * 1979-08-24 1981-03-28 Nec Corp Information processor
JPS57161946A (en) * 1981-03-30 1982-10-05 Fujitsu Ltd Microcomputer with protecting mechanism for memory contents
JPS5848298A (ja) * 1981-09-14 1983-03-22 Nec Corp 情報処理装置

Also Published As

Publication number Publication date
JPS6011931A (ja) 1985-01-22

Similar Documents

Publication Publication Date Title
US4764959A (en) Single-chip microcomputer with encryptable function on program memory
JPS6313210B2 (ja)
JPS58197553A (ja) プログラム監視装置
JPS61273799A (ja) 1チツプマイクロコンピユ−タ
JPH0573427A (ja) 半導体集積回路
JPS62184552A (ja) メモリ機密保護方式
JPS6347831A (ja) マイクロコンピユ−タ
JPS60101649A (ja) 電子計算機の診断装置
JPS62241041A (ja) 情報処理装置
JPH0518068B2 (ja)
JPS6220960Y2 (ja)
JPH0223443A (ja) マイクロコンピュータ
JPH0228749A (ja) データ処理装置
JPS6235947A (ja) 制御装置
JPH0696235A (ja) シングルチップマイクロコンピュータ
JPH02103482A (ja) 集積回路装置
JPS5694447A (en) Test system of parity checker
KR920001291A (ko) 컴퓨터 시스템의 보드 테스트용 툴(tool)
JPS62130437A (ja) Lsiトレ−ス方式
RU97107751A (ru) Система диагностирования цифровых устройств
JPH01194045A (ja) 秘匿機能付cpuボード
JPS60239843A (ja) デバツグ装置
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
JPH01121950A (ja) トレース機能付マイクロプロセッサ
JPH0225548B2 (ja)