JPH0696235A - シングルチップマイクロコンピュータ - Google Patents
シングルチップマイクロコンピュータInfo
- Publication number
- JPH0696235A JPH0696235A JP4272519A JP27251992A JPH0696235A JP H0696235 A JPH0696235 A JP H0696235A JP 4272519 A JP4272519 A JP 4272519A JP 27251992 A JP27251992 A JP 27251992A JP H0696235 A JPH0696235 A JP H0696235A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- trap
- mode
- chip microcomputer
- fetched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ＲＯＭの内容を不正に読み出すことが不可能
なシングルチップマイコンを得る。 【構成】 メモリ拡張モード動作時に外部メモリ領域よ
りオペコードフェッチした時、また、メモリ拡張モード
動作時に内蔵ＲＡＭ領域よりオペコードフェッチした
時、また、シングルチップモード動作時に内蔵ＲＡＭ領
域よりオペコードフェッチした時、また、シングルチッ
プマイコンの動作モードに関係なく、内蔵ＲＡＭ領域も
しくは外部メモリ領域よりオペコードフェッチした時
に、ＣＰＵへのトラップ要求信号を有意にする。 【効果】 ＲＯＭ内容の不正読み出しがトラップ割り込
みによって禁止され、システムプログラムなどのセキュ
リティーを高めることができる。
なシングルチップマイコンを得る。 【構成】 メモリ拡張モード動作時に外部メモリ領域よ
りオペコードフェッチした時、また、メモリ拡張モード
動作時に内蔵ＲＡＭ領域よりオペコードフェッチした
時、また、シングルチップモード動作時に内蔵ＲＡＭ領
域よりオペコードフェッチした時、また、シングルチッ
プマイコンの動作モードに関係なく、内蔵ＲＡＭ領域も
しくは外部メモリ領域よりオペコードフェッチした時
に、ＣＰＵへのトラップ要求信号を有意にする。 【効果】 ＲＯＭ内容の不正読み出しがトラップ割り込
みによって禁止され、システムプログラムなどのセキュ
リティーを高めることができる。
Description
【０００１】
【産業上の利用分野】この発明は、読み取り専用メモリ
（以下、ＲＯＭという）、およびランダムアクセスメモ
リ（以下、ＲＡＭという）を内蔵した、シングルチップ
マイクロコンピュータ（以下、シングルチップマイコン
という）に関するものである。
（以下、ＲＯＭという）、およびランダムアクセスメモ
リ（以下、ＲＡＭという）を内蔵した、シングルチップ
マイクロコンピュータ（以下、シングルチップマイコン
という）に関するものである。
【０００２】
【従来の技術】図６は従来のシングルチップマイコンを
示すブロック図である。図において、１はこのシングル
チップマイコンの中央処理装置（以下、ＣＰＵという）
である。２はこのシングルチップマイコンに内蔵され
て、システムプログラムなどが格納されたＲＯＭであ
り、３はシングルチップマイコンに内蔵されて、ユーザ
プログラムやデータなどが格納されるＲＡＭである。４
はタイマやアナログ・ディジタル変換器などの周辺モジ
ュールである。５はＲＯＭ２、ＲＡＭ３および周辺モジ
ュール４のアドレスを選択するためのアドレスバスであ
り、６はＣＰＵ１とＲＯＭ２、ＲＡＭ３および各周辺モ
ジュール４との間で授受されるデータが伝送されるデー
タバスである。
示すブロック図である。図において、１はこのシングル
チップマイコンの中央処理装置（以下、ＣＰＵという）
である。２はこのシングルチップマイコンに内蔵され
て、システムプログラムなどが格納されたＲＯＭであ
り、３はシングルチップマイコンに内蔵されて、ユーザ
プログラムやデータなどが格納されるＲＡＭである。４
はタイマやアナログ・ディジタル変換器などの周辺モジ
ュールである。５はＲＯＭ２、ＲＡＭ３および周辺モジ
ュール４のアドレスを選択するためのアドレスバスであ
り、６はＣＰＵ１とＲＯＭ２、ＲＡＭ３および各周辺モ
ジュール４との間で授受されるデータが伝送されるデー
タバスである。
【０００３】また、図５はこの発明および従来のシング
ルチップマイコンにおける一般的なメモリマップを示す
説明図である。図において、２１は各周辺モジュール４
のマッピングを行うためのアドレス領域としての周辺モ
ジュールマッピング領域であり、２２はこのシングルチ
ップマイコンの外部に接続される外部メモリに割り当て
られたアドレス領域としての外部メモリ領域である。２
３はこのシングルチップマイコンに内蔵されたＲＡＭ３
に割り当てられたアドレス領域としての内蔵ＲＡＭ領域
であり、２４はシングルチップマイコンに内蔵されたＲ
ＯＭ２に割り当てられたアドレス領域としての内蔵ＲＯ
Ｍ領域である。
ルチップマイコンにおける一般的なメモリマップを示す
説明図である。図において、２１は各周辺モジュール４
のマッピングを行うためのアドレス領域としての周辺モ
ジュールマッピング領域であり、２２はこのシングルチ
ップマイコンの外部に接続される外部メモリに割り当て
られたアドレス領域としての外部メモリ領域である。２
３はこのシングルチップマイコンに内蔵されたＲＡＭ３
に割り当てられたアドレス領域としての内蔵ＲＡＭ領域
であり、２４はシングルチップマイコンに内蔵されたＲ
ＯＭ２に割り当てられたアドレス領域としての内蔵ＲＯ
Ｍ領域である。
【０００４】次に動作について説明する。シングルチッ
プマイコンには、通常、内蔵しているＲＯＭ２およびＲ
ＡＭ３だけを使用するシングルチップモード、これらＲ
ＯＭ２、ＲＡＭ３に加え外部メモリを使用するメモリ拡
張モード、およびＲＯＭ２を使用しないマイクロプロセ
ッシングユニットモード（以下、ＭＰＵモードという）
がある。シングルチップモード時には、内蔵しているＲ
ＯＭ２からオペレーションコード（以下、オペコードと
いう）をフェッチするため、外部からプログラムを見る
ことは簡単にはできない。また、ＭＰＵモードでは内蔵
ＲＯＭ領域２４をアクセスすることができないため、外
部からプログラムを見ることは不可能である。しかしな
がら、メモリ拡張モード時には、外部メモリのプログラ
ムを書き換えることで、ＲＯＭ２の内容を他のユーザが
読み出すことが可能となる。例えば、ブロック転送命令
で、内蔵ＲＯＭ領域２４のプログラムを、外部メモリ領
域２２に転送するプログラムを、外部メモリ上に書き込
むことで容易に実現できる。
プマイコンには、通常、内蔵しているＲＯＭ２およびＲ
ＡＭ３だけを使用するシングルチップモード、これらＲ
ＯＭ２、ＲＡＭ３に加え外部メモリを使用するメモリ拡
張モード、およびＲＯＭ２を使用しないマイクロプロセ
ッシングユニットモード（以下、ＭＰＵモードという）
がある。シングルチップモード時には、内蔵しているＲ
ＯＭ２からオペレーションコード（以下、オペコードと
いう）をフェッチするため、外部からプログラムを見る
ことは簡単にはできない。また、ＭＰＵモードでは内蔵
ＲＯＭ領域２４をアクセスすることができないため、外
部からプログラムを見ることは不可能である。しかしな
がら、メモリ拡張モード時には、外部メモリのプログラ
ムを書き換えることで、ＲＯＭ２の内容を他のユーザが
読み出すことが可能となる。例えば、ブロック転送命令
で、内蔵ＲＯＭ領域２４のプログラムを、外部メモリ領
域２２に転送するプログラムを、外部メモリ上に書き込
むことで容易に実現できる。
【０００５】なお、シングルチップモードで動作してい
るシングルチップマイコンにおいても、例えば図７に示
すフローチャートの手順で、ＲＯＭ２の内容を読み出す
ことが可能となる。まず、当該シングルチップマイコン
をＭＰＵモードでスタートさせる。この時のプログラム
は外部メモリに書き込んでおく。このプログラムの内容
は、プログラムＡをシングルチップマイコンに内蔵され
ているＲＡＭ３に転送するプログラムである。一方、プ
ログラムＡは図８にその概要を示すように、シングルチ
ップマイコンの内蔵するＲＯＭ２の内容を読み出して外
部へ転送するプログラムである。即ち、まずＭＰＵモー
ドでプログラムＡをＲＡＭ３へ転送し（ステップＳＴ
１）、その直後にこのＲＡＭに転送したプログラムの先
頭番地にジャンプする（ステップＳＴ２）。その後、シ
ングルチップマイコンの動作モードをＭＰＵモードから
シングルチップモードへ切り換える。シングルチップモ
ードではＲＯＭ２へのアクセスが可能であるため、ＲＡ
Ｍ３上に挿入させたプログラムＡを実行する（ステップ
ＳＴ３）。これによって、ＲＯＭ２の内容を外部に出力
することが可能となる。
るシングルチップマイコンにおいても、例えば図７に示
すフローチャートの手順で、ＲＯＭ２の内容を読み出す
ことが可能となる。まず、当該シングルチップマイコン
をＭＰＵモードでスタートさせる。この時のプログラム
は外部メモリに書き込んでおく。このプログラムの内容
は、プログラムＡをシングルチップマイコンに内蔵され
ているＲＡＭ３に転送するプログラムである。一方、プ
ログラムＡは図８にその概要を示すように、シングルチ
ップマイコンの内蔵するＲＯＭ２の内容を読み出して外
部へ転送するプログラムである。即ち、まずＭＰＵモー
ドでプログラムＡをＲＡＭ３へ転送し（ステップＳＴ
１）、その直後にこのＲＡＭに転送したプログラムの先
頭番地にジャンプする（ステップＳＴ２）。その後、シ
ングルチップマイコンの動作モードをＭＰＵモードから
シングルチップモードへ切り換える。シングルチップモ
ードではＲＯＭ２へのアクセスが可能であるため、ＲＡ
Ｍ３上に挿入させたプログラムＡを実行する（ステップ
ＳＴ３）。これによって、ＲＯＭ２の内容を外部に出力
することが可能となる。
【０００６】
【発明が解決しようとする課題】従来のシングルチップ
マイコンは以上のように構成されているので、システム
設計を行ったユーザ以外のユーザによって、内蔵されて
いるＲＯＭ２内のシステムプログラム等が不正に読み出
されて悪用される危険性があるという問題点があった。
マイコンは以上のように構成されているので、システム
設計を行ったユーザ以外のユーザによって、内蔵されて
いるＲＯＭ２内のシステムプログラム等が不正に読み出
されて悪用される危険性があるという問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたものであり、内蔵されているＲＯＭの内
容を不正に読み出すことを禁止できるシングルチップマ
イコンを得ることを目的とする。
ためになされたものであり、内蔵されているＲＯＭの内
容を不正に読み出すことを禁止できるシングルチップマ
イコンを得ることを目的とする。
【０００８】
【課題を解決するための手段】請求項１に記載の発明に
係るシングルチップマイコンは、メモリ拡張モードで外
部メモリ領域よりオペコードフェッチした時に、トラッ
プ要求信号を生成させるフェッチ検出手段を設けたもの
である。
係るシングルチップマイコンは、メモリ拡張モードで外
部メモリ領域よりオペコードフェッチした時に、トラッ
プ要求信号を生成させるフェッチ検出手段を設けたもの
である。
【０００９】また、請求項２に記載の発明に係るシング
ルチップマイコンは、メモリ拡張モードで内蔵ＲＡＭ領
域よりオペコードフェッチした時に、トラップ要求信号
を生成させるフェッチ検出手段を設けたものである。
ルチップマイコンは、メモリ拡張モードで内蔵ＲＡＭ領
域よりオペコードフェッチした時に、トラップ要求信号
を生成させるフェッチ検出手段を設けたものである。
【００１０】また、請求項３に記載の発明に係るシング
ルチップマイコンは、シングルチップモードで内蔵ＲＡ
Ｍ領域よりオペコードフェッチした時に、トラップ要求
信号を生成するフェッチ検出手段を設けたものである。
ルチップマイコンは、シングルチップモードで内蔵ＲＡ
Ｍ領域よりオペコードフェッチした時に、トラップ要求
信号を生成するフェッチ検出手段を設けたものである。
【００１１】また、請求項４に記載の発明に係るシング
ルチップマイコンは、内蔵ＲＡＭ領域もしくは外部メモ
リ領域よりオペコードフェッチした時に、その動作モー
ドに関係なくトラップ要求信号を生成するフェッチ検出
手段を設けたものである。
ルチップマイコンは、内蔵ＲＡＭ領域もしくは外部メモ
リ領域よりオペコードフェッチした時に、その動作モー
ドに関係なくトラップ要求信号を生成するフェッチ検出
手段を設けたものである。
【００１２】
【作用】請求項１に記載の発明におけるフェッチ検出手
段は、メモリ拡張モードにおいて外部メモリ領域よりオ
ペコードフェッチした時、プログラムではマスクできな
い強制的なトラップ割り込みの発生を要求するトラップ
要求信号を送出することにより、トラップ時のジャンプ
先ベクタを内蔵ＲＯＭ領域に設定して、ユーザがトラッ
プ発生時のプログラムを限定できるようにし、ＲＯＭの
不正な読み出しを防止する。
段は、メモリ拡張モードにおいて外部メモリ領域よりオ
ペコードフェッチした時、プログラムではマスクできな
い強制的なトラップ割り込みの発生を要求するトラップ
要求信号を送出することにより、トラップ時のジャンプ
先ベクタを内蔵ＲＯＭ領域に設定して、ユーザがトラッ
プ発生時のプログラムを限定できるようにし、ＲＯＭの
不正な読み出しを防止する。
【００１３】また、請求項２に記載の発明におけるフェ
ッチ検出手段は、メモリ拡張モードにおいて内蔵ＲＡＭ
領域よりオペコードフェッチした時、プログラムではマ
スクできない強制的なトラップ割り込みの発生を要求す
るトラップ要求信号を送出することにより、トラップ時
のジャンプ先ベクタを内蔵ＲＯＭ領域に設定して、ユー
ザがトラップ発生時のプログラムを限定できるように
し、ＲＯＭの不正な読み出しを防止する。
ッチ検出手段は、メモリ拡張モードにおいて内蔵ＲＡＭ
領域よりオペコードフェッチした時、プログラムではマ
スクできない強制的なトラップ割り込みの発生を要求す
るトラップ要求信号を送出することにより、トラップ時
のジャンプ先ベクタを内蔵ＲＯＭ領域に設定して、ユー
ザがトラップ発生時のプログラムを限定できるように
し、ＲＯＭの不正な読み出しを防止する。
【００１４】また、請求項３に記載の発明におけるフェ
ッチ検出手段は、シングルチップモードにおいて内蔵Ｒ
ＡＭ領域よりオペコードフェッチした時、プログラムで
はマスクできない強制的なトラップ割り込みの発生を要
求するトラップ要求信号を送出することにより、トラッ
プ時のジャンプ先ベクタを内蔵ＲＯＭ領域に設定して、
ユーザがトラップ発生時のプログラムを限定できるよう
にし、ＲＯＭの不正な読み出しを防止する。
ッチ検出手段は、シングルチップモードにおいて内蔵Ｒ
ＡＭ領域よりオペコードフェッチした時、プログラムで
はマスクできない強制的なトラップ割り込みの発生を要
求するトラップ要求信号を送出することにより、トラッ
プ時のジャンプ先ベクタを内蔵ＲＯＭ領域に設定して、
ユーザがトラップ発生時のプログラムを限定できるよう
にし、ＲＯＭの不正な読み出しを防止する。
【００１５】また、請求項４に記載の発明におけるフェ
ッチ検出手段は、シングルチップマイコンの動作モード
に関係なく、内蔵ＲＡＭ領域もしくは外部メモリ領域よ
りオペコードフェッチした時、プログラムではマスクで
きない強制的なトラップ割り込みの発生を要求するトラ
ップ要求信号を送出することにより、トラップ時のジャ
ンプ先ベクタを内蔵ＲＯＭ領域に設定して、ユーザがト
ラップ発生時のプログラムを限定できるようにし、ＲＯ
Ｍの不正な読み出しを防止する。
ッチ検出手段は、シングルチップマイコンの動作モード
に関係なく、内蔵ＲＡＭ領域もしくは外部メモリ領域よ
りオペコードフェッチした時、プログラムではマスクで
きない強制的なトラップ割り込みの発生を要求するトラ
ップ要求信号を送出することにより、トラップ時のジャ
ンプ先ベクタを内蔵ＲＯＭ領域に設定して、ユーザがト
ラップ発生時のプログラムを限定できるようにし、ＲＯ
Ｍの不正な読み出しを防止する。
【００１６】
実施例１．以下、この発明の実施例１を図に基づいて説
明する。図１は請求項１に記載した発明の一実施例を示
すブロック図である。図において、１はＣＰＵ、２はＲ
ＯＭ、３はＲＡＭ、４は周辺モジュール、５はアドレス
バス、６はデータバスであり、図６に同一符号を付した
従来のそれらと同一、あるいは相当部分であるため詳細
な説明は省略する。７は当該シングルチップマイコンが
メモリ拡張モードで動作中に、外部メモリ領域２２より
オペコードフェッチした時、内蔵されたＲＯＭ２の読み
取りを禁止するためのトラップ割り込みの発生を要求す
るトラップ要求信号を生成させるフェッチ検出手段であ
る。
明する。図１は請求項１に記載した発明の一実施例を示
すブロック図である。図において、１はＣＰＵ、２はＲ
ＯＭ、３はＲＡＭ、４は周辺モジュール、５はアドレス
バス、６はデータバスであり、図６に同一符号を付した
従来のそれらと同一、あるいは相当部分であるため詳細
な説明は省略する。７は当該シングルチップマイコンが
メモリ拡張モードで動作中に、外部メモリ領域２２より
オペコードフェッチした時、内蔵されたＲＯＭ２の読み
取りを禁止するためのトラップ割り込みの発生を要求す
るトラップ要求信号を生成させるフェッチ検出手段であ
る。
【００１７】また、図２は前記フェッチ検出手段７の内
部構成を示すブロック図である。図において、１０はア
ドレスバス５のアドレスが外部メモリ領域２２を示すも
のであるときに出力を有意とするアドレスデコーダであ
り、１１は当該シングルチップマイコンがメモリ拡張モ
ードで動作している間だけ有意となっているメモリ拡張
モード信号が入力される入力端子である。１２は前記ア
ドレスデコーダ１０の出力、入力端子１１に入力された
メモリ拡張モード信号、およびＣＰＵ１がオペコードを
フェッチする時に有意とするオペコードフェッチ信号が
入力され、それら全てが有意となった場合にＣＰＵ１へ
のトラップ要求信号を有意にするアンドゲートである。
部構成を示すブロック図である。図において、１０はア
ドレスバス５のアドレスが外部メモリ領域２２を示すも
のであるときに出力を有意とするアドレスデコーダであ
り、１１は当該シングルチップマイコンがメモリ拡張モ
ードで動作している間だけ有意となっているメモリ拡張
モード信号が入力される入力端子である。１２は前記ア
ドレスデコーダ１０の出力、入力端子１１に入力された
メモリ拡張モード信号、およびＣＰＵ１がオペコードを
フェッチする時に有意とするオペコードフェッチ信号が
入力され、それら全てが有意となった場合にＣＰＵ１へ
のトラップ要求信号を有意にするアンドゲートである。
【００１８】次に動作について説明する。今、シングル
チップマイコンがメモリ拡張モードで動作しており、外
部メモリ領域２２からオペコードフェッチした場合、ア
ドレスデコーダ１０はアドレスバス５上のアドレスをデ
コードし、それが外部メモリ領域２２に割り当てられた
アドレスであれば、アドレスデコーダ１０の出力は有意
となる。その時入力端子１１に入力されるメモリ拡張モ
ード信号も有意となり、かつＣＰＵ１からのオペコード
フェッチ信号も有意となる。従ってこれら各信号の論理
性をとるアンドゲート１２より出力されるトラップ要求
信号が有意となり、ＣＰＵ１はこのトラップ要求信号が
有意になるとトラップ割り込みを発生する。
チップマイコンがメモリ拡張モードで動作しており、外
部メモリ領域２２からオペコードフェッチした場合、ア
ドレスデコーダ１０はアドレスバス５上のアドレスをデ
コードし、それが外部メモリ領域２２に割り当てられた
アドレスであれば、アドレスデコーダ１０の出力は有意
となる。その時入力端子１１に入力されるメモリ拡張モ
ード信号も有意となり、かつＣＰＵ１からのオペコード
フェッチ信号も有意となる。従ってこれら各信号の論理
性をとるアンドゲート１２より出力されるトラップ要求
信号が有意となり、ＣＰＵ１はこのトラップ要求信号が
有意になるとトラップ割り込みを発生する。
【００１９】このような機能を内蔵させることで、外部
メモリ上に命令を置くことはできなくなるが、不正ユー
ザが作成したプログラムを実行することもできなくな
り、ＲＯＭ２を不正に読み出すことが不可能となってセ
キュリティーが向上する。なお、外部メモリ上に命令が
置けない点に関しては、プログラム容量が低減すること
があるが、ユーザプログラムにはデータテーブルの占め
る割合がかなりあると考えられるため、実質上の問題は
少ない。
メモリ上に命令を置くことはできなくなるが、不正ユー
ザが作成したプログラムを実行することもできなくな
り、ＲＯＭ２を不正に読み出すことが不可能となってセ
キュリティーが向上する。なお、外部メモリ上に命令が
置けない点に関しては、プログラム容量が低減すること
があるが、ユーザプログラムにはデータテーブルの占め
る割合がかなりあると考えられるため、実質上の問題は
少ない。
【００２０】実施例２．なお、上記実施例１では、メモ
リ拡張モード動作時に外部メモリ領域よりオペコードフ
ェッチした時、トラップ要求信号を生成する場合につい
て述べたが、内蔵ＲＡＭ領域よりオペコードフェッチし
た時にトラップ要求信号を生成するようにしてもよい。
図３は請求項２に記載したそのような発明の一実施例の
フェッチ検出手段の内部構成を示すブロック図である。
図において、８はシングルチップマイコンのメモリ拡張
モードにおいて、内蔵ＲＡＭ領域２３よりオペレーショ
ンコードフェッチした時にトラップ割り込み要求信号を
発生する点で、図２に示したものとは異なるフェッチ検
出手段である。また、１３はアドレスバス５のアドレス
が内蔵ＲＡＭ領域２３を示すものであるとき出力を有意
とする点で、図２に符号１０を付したものとは異なるア
ドレスデコーダであり、他は図２の相当部分と同一符号
を付してその説明を省略する。
リ拡張モード動作時に外部メモリ領域よりオペコードフ
ェッチした時、トラップ要求信号を生成する場合につい
て述べたが、内蔵ＲＡＭ領域よりオペコードフェッチし
た時にトラップ要求信号を生成するようにしてもよい。
図３は請求項２に記載したそのような発明の一実施例の
フェッチ検出手段の内部構成を示すブロック図である。
図において、８はシングルチップマイコンのメモリ拡張
モードにおいて、内蔵ＲＡＭ領域２３よりオペレーショ
ンコードフェッチした時にトラップ割り込み要求信号を
発生する点で、図２に示したものとは異なるフェッチ検
出手段である。また、１３はアドレスバス５のアドレス
が内蔵ＲＡＭ領域２３を示すものであるとき出力を有意
とする点で、図２に符号１０を付したものとは異なるア
ドレスデコーダであり、他は図２の相当部分と同一符号
を付してその説明を省略する。
【００２１】シングルチップマイコンがメモリ拡張モー
ドで動作しており、内蔵ＲＡＭ領域２３からオペコード
フェッチした場合、アドレスバス５上のアドレスが内蔵
ＲＡＭ領域２３に割り当てられたものとなったとき、ア
ドレスデコーダ１３の出力が有意となる。その時、メモ
リ拡張モード信号およびオペコードフェッチ信号も有意
となっているため、当該フェッチ検出手段８のアンドゲ
ート１２からＣＰＵ１へ送出されているトラップ要求信
号は有意となる。
ドで動作しており、内蔵ＲＡＭ領域２３からオペコード
フェッチした場合、アドレスバス５上のアドレスが内蔵
ＲＡＭ領域２３に割り当てられたものとなったとき、ア
ドレスデコーダ１３の出力が有意となる。その時、メモ
リ拡張モード信号およびオペコードフェッチ信号も有意
となっているため、当該フェッチ検出手段８のアンドゲ
ート１２からＣＰＵ１へ送出されているトラップ要求信
号は有意となる。
【００２２】実施例３．また、上記実施例２では、メモ
リ拡張モード動作時に内蔵ＲＡＭ領域よりオペコードフ
ェッチした時、トラップ要求信号を発生させるものを示
したが、シングルチップモードで動作中に内蔵ＲＡＭ領
域よりオペコードフェッチした時、トラップ要求信号を
発生させるようにしてもよい。図４は請求項３に記載し
たそのような発明の一実施例のフェッチ検出手段の内部
構成を示すブロック図で、相当部分には図３と同一符号
を付してその説明は省略する。図において、１４は当該
シングルチップマイコンがシングルチップモードで動作
している間だけ有意となっているシングルチップモード
信号が入力される入力端子である。９はそのシングルチ
ップモードで動作中に内蔵ＲＡＭ領域２３よりオペレー
ションコードフェッチした時、トラップ割り込み要求信
号を発生する点で図３に示したものとは異なるフェッチ
検出手段である。
リ拡張モード動作時に内蔵ＲＡＭ領域よりオペコードフ
ェッチした時、トラップ要求信号を発生させるものを示
したが、シングルチップモードで動作中に内蔵ＲＡＭ領
域よりオペコードフェッチした時、トラップ要求信号を
発生させるようにしてもよい。図４は請求項３に記載し
たそのような発明の一実施例のフェッチ検出手段の内部
構成を示すブロック図で、相当部分には図３と同一符号
を付してその説明は省略する。図において、１４は当該
シングルチップマイコンがシングルチップモードで動作
している間だけ有意となっているシングルチップモード
信号が入力される入力端子である。９はそのシングルチ
ップモードで動作中に内蔵ＲＡＭ領域２３よりオペレー
ションコードフェッチした時、トラップ割り込み要求信
号を発生する点で図３に示したものとは異なるフェッチ
検出手段である。
【００２３】シングルチップマイコンがシングルチップ
モードで動作しており、内蔵ＲＡＭ領域２３からオペコ
ードフェッチした場合、アドレスバス５上のアドレスが
内蔵ＲＡＭ領域２３に割り当てられたものとなったと
き、アドレスデコーダ１３の出力が有意となる。その
時、シングルチップモード信号およびオペコードフェッ
チ信号も有意となっているため、当該フェッチ検出手段
９のアンドゲート１２からＣＰＵ１へ送出されているト
ラップ要求信号は有意となる。
モードで動作しており、内蔵ＲＡＭ領域２３からオペコ
ードフェッチした場合、アドレスバス５上のアドレスが
内蔵ＲＡＭ領域２３に割り当てられたものとなったと
き、アドレスデコーダ１３の出力が有意となる。その
時、シングルチップモード信号およびオペコードフェッ
チ信号も有意となっているため、当該フェッチ検出手段
９のアンドゲート１２からＣＰＵ１へ送出されているト
ラップ要求信号は有意となる。
【００２４】実施例４．さらに、上記各実施例では、シ
ングルチップモード動作時とメモリ拡張モード動作時と
を分離してそれぞれの場合について説明したが、それら
両方の動作モードでトラップ要求信号を発生させるよう
にしてもよい。また、内蔵ＲＡＭ領域２３と外部メモリ
領域２２の両方でトラップ要求信号が発生するようにし
てもよい。また、特にシングルチップマイコンの動作モ
ードを限定せず、全ての動作モードにおいて、内蔵ＲＡ
Ｍ領域、外部メモリ領域またはその両方でトラップ要求
信号を発生させてもよい。
ングルチップモード動作時とメモリ拡張モード動作時と
を分離してそれぞれの場合について説明したが、それら
両方の動作モードでトラップ要求信号を発生させるよう
にしてもよい。また、内蔵ＲＡＭ領域２３と外部メモリ
領域２２の両方でトラップ要求信号が発生するようにし
てもよい。また、特にシングルチップマイコンの動作モ
ードを限定せず、全ての動作モードにおいて、内蔵ＲＡ
Ｍ領域、外部メモリ領域またはその両方でトラップ要求
信号を発生させてもよい。
【００２５】
【発明の効果】以上のように、請求項１に記載の発明に
よれば、メモリ拡張モード動作時に外部メモリ領域より
オペコードフェッチした時、ＣＰＵへのトラップ要求信
号を有意にするように構成したので、ユーザがＲＯＭの
内容を不正に読み出すことが不可能となり、システムプ
ログラムなどのセキュリティーを向上させることができ
る。
よれば、メモリ拡張モード動作時に外部メモリ領域より
オペコードフェッチした時、ＣＰＵへのトラップ要求信
号を有意にするように構成したので、ユーザがＲＯＭの
内容を不正に読み出すことが不可能となり、システムプ
ログラムなどのセキュリティーを向上させることができ
る。
【００２６】また、請求項２に記載の発明によれば、メ
モリ拡張モード動作時に内蔵ＲＡＭ領域よりオペコード
フェッチした時、ＣＰＵへのトラップ要求信号を有意に
するように構成したので、ユーザがＲＯＭの内容を不正
に読み出すことが不可能となり、システムプログラムな
どのセキュリティーを向上させることができる。
モリ拡張モード動作時に内蔵ＲＡＭ領域よりオペコード
フェッチした時、ＣＰＵへのトラップ要求信号を有意に
するように構成したので、ユーザがＲＯＭの内容を不正
に読み出すことが不可能となり、システムプログラムな
どのセキュリティーを向上させることができる。
【００２７】また、請求項３に記載の発明によれば、シ
ングルチップモード動作時に内蔵ＲＡＭ領域よりオペコ
ードフェッチした時、ＣＰＵへのトラップ要求信号を有
意にするように構成したので、ユーザがＲＯＭの内容を
不正に読み出すことが不可能となり、システムプログラ
ムなどのセキュリティーを向上させることができる。
ングルチップモード動作時に内蔵ＲＡＭ領域よりオペコ
ードフェッチした時、ＣＰＵへのトラップ要求信号を有
意にするように構成したので、ユーザがＲＯＭの内容を
不正に読み出すことが不可能となり、システムプログラ
ムなどのセキュリティーを向上させることができる。
【００２８】また、請求項４に記載の発明によれば、シ
ングルチップマイコンの動作モードに関係なく、内蔵Ｒ
ＡＭ領域もしくは外部メモリ領域よりオペコードフェッ
チした時、ＣＰＵへのトラップ要求信号を有意にするよ
うに構成したので、ユーザがＲＯＭの内容を不正に読み
出すことが不可能となり、システムプログラムなどのセ
キュリティーを向上させることができる。
ングルチップマイコンの動作モードに関係なく、内蔵Ｒ
ＡＭ領域もしくは外部メモリ領域よりオペコードフェッ
チした時、ＣＰＵへのトラップ要求信号を有意にするよ
うに構成したので、ユーザがＲＯＭの内容を不正に読み
出すことが不可能となり、システムプログラムなどのセ
キュリティーを向上させることができる。
【図１】この発明の実施例１を示すブロック図である。
【図２】上記実施例におけるフェッチ検出手段の内部構
成を示すブロック図である。
成を示すブロック図である。
【図３】この発明の実施例２におけるフェッチ検出手段
の内部構成を示すブロック図である。
の内部構成を示すブロック図である。
【図４】この発明の実施例３におけるフェッチ検出手段
の内部構成を示すブロック図である。
の内部構成を示すブロック図である。
【図５】この発明および従来のシングルチップマイコン
における一般的なメモリマップを示す説明図である。
における一般的なメモリマップを示す説明図である。
【図６】従来のシングルチップマイコンを示すブロック
図である。
図である。
【図７】従来のシングルチップマイコンにおけるＲＯＭ
の不正読み出しの手順を示すフローチャートである。
の不正読み出しの手順を示すフローチャートである。
【図８】上記不正読み出し時にシングルチップマイコン
のＲＡＭに転送されるプログラムの概要を示す説明図で
ある。
のＲＡＭに転送されるプログラムの概要を示す説明図で
ある。
２ ＲＯＭ ３ ＲＡＭ ７ フェッチ検出手段 ８ フェッチ検出手段 ９ フェッチ検出手段
Claims (4)
- 【請求項１】 読み取り専用メモリとランダムアクセス
メモリを内蔵し、メモリ拡張モード、シングルチップモ
ード、およびマイクロプロセッシングユニットモードで
動作可能なシングルチップマイクロコンピュータにおい
て、前記メモリ拡張モードで動作中に、外部メモリに割
り当てられたアドレス領域よりオペレーションコードフ
ェッチした時、前記読み取り専用メモリの読み取りを禁
止するトラップ割り込みの発生を要求するトラップ要求
信号を生成するフェッチ検出手段を設けたことを特徴と
するシングルチップマイクロコンピュータ。 - 【請求項２】 読み取り専用メモリとランダムアクセス
メモリを内蔵し、メモリ拡張モード、シングルチップモ
ード、およびマイクロプロセッシングユニットモードで
動作可能なシングルチップマイクロコンピュータにおい
て、前記メモリ拡張モードで動作中に、前記ランダムア
クセスメモリに割り当てられたアドレス領域よりオペレ
ーションコードフェッチした時、前記読み取り専用メモ
リの読み取りを禁止するトラップ割り込みの発生を要求
するトラップ要求信号を生成するフェッチ検出手段を設
けたことを特徴とするシングルチップマイクロコンピュ
ータ。 - 【請求項３】 読み取り専用メモリとランダムアクセス
メモリを内蔵し、メモリ拡張モード、シングルチップモ
ード、およびマイクロプロセッシングユニットモードで
動作可能なシングルチップマイクロコンピュータにおい
て、前記シングルチップモードで動作中に、前記ランダ
ムアクセスメモリに割り当てられたアドレス領域よりオ
ペレーションコードフェッチした時、前記読み取り専用
メモリの読み取りを禁止するトラップ割り込みの発生を
要求するトラップ要求信号を生成するフェッチ検出手段
を設けたことを特徴とするシングルチップマイクロコン
ピュータ。 - 【請求項４】 読み取り専用メモリとランダムアクセス
メモリを内蔵し、メモリ拡張モード、シングルチップモ
ード、およびマイクロプロセッシングユニットモードで
動作可能なシングルチップマイクロコンピュータにおい
て、前記ランダムアクセスメモリに割り当てられたアド
レス領域、または外部メモリに割り当てられたアドレス
領域よりオペレーションコードフェッチした時、前記読
み取り専用メモリの読み取りを禁止するトラップ割り込
みの発生を要求するトラップ要求信号を生成するフェッ
チ検出手段を設けたことを特徴とするシングルチップマ
イクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4272519A JPH0696235A (ja) | 1992-09-16 | 1992-09-16 | シングルチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4272519A JPH0696235A (ja) | 1992-09-16 | 1992-09-16 | シングルチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0696235A true JPH0696235A (ja) | 1994-04-08 |
Family
ID=17515031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4272519A Pending JPH0696235A (ja) | 1992-09-16 | 1992-09-16 | シングルチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0696235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6101586A (en) * | 1997-02-14 | 2000-08-08 | Nec Corporation | Memory access control circuit |
-
1992
- 1992-09-16 JP JP4272519A patent/JPH0696235A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6101586A (en) * | 1997-02-14 | 2000-08-08 | Nec Corporation | Memory access control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7603551B2 (en) | Initialization of a computer system including a secure execution mode-capable processor | |
| JP4564756B2 (ja) | セキュア実行モードで動作し得るプロセッサを含むコンピュータシステムの初期化方法 | |
| US7130951B1 (en) | Method for selectively disabling interrupts on a secure execution mode-capable processor | |
| US6058474A (en) | Method and apparatus for DMA boot loading a microprocessor without an internal ROM | |
| JP2679363B2 (ja) | マイクロプロセッサ | |
| US7277972B2 (en) | Data processing system with peripheral access protection and method therefor | |
| JP3520102B2 (ja) | マイクロコンピュータ | |
| US20050114639A1 (en) | Hardened extensible firmware framework to support system management mode operations using 64-bit extended memory mode processors | |
| JP3226055B2 (ja) | 情報処理装置 | |
| JPH0196747A (ja) | データ処理装置 | |
| JPH09171488A (ja) | 内部メモリへのアクセスを制限するマイクロコントローラ | |
| US6851036B1 (en) | Method and apparatus for controlling external devices through address translation buffer | |
| US5586336A (en) | Microcomputer capable of monitoring internal resources from external | |
| JPH0696235A (ja) | シングルチップマイクロコンピュータ | |
| JPH09114743A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0447349A (ja) | データ記憶装置 | |
| RU2005115088A (ru) | Управление доступом устройства к памяти | |
| JPH09160831A (ja) | 情報処理装置 | |
| JP3323341B2 (ja) | エミュレーション用プロセッサおよびそれを搭載したエミュレータ | |
| JPH06282664A (ja) | ワンチップマイクロコンピュータ | |
| JPH06103478B2 (ja) | マイクロコンピユ−タ | |
| JP2604319Y2 (ja) | マイクロコンピュータ | |
| JPH08185360A (ja) | 内蔵ｒｏｍ読み出し禁止装置 | |
| JPH05100957A (ja) | 情報処理装置 | |
| JPH07244611A (ja) | メモリ内蔵マイクロコンピュータ |