JPH0358253A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0358253A JPH0358253A JP1195526A JP19552689A JPH0358253A JP H0358253 A JPH0358253 A JP H0358253A JP 1195526 A JP1195526 A JP 1195526A JP 19552689 A JP19552689 A JP 19552689A JP H0358253 A JPH0358253 A JP H0358253A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- signal line
- address signal
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000006243 chemical reaction Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に係り、特にメモリの読み
出し回路を有する半導体集積回路に関する。
出し回路を有する半導体集積回路に関する。
従来のこの種の半導体集積回路装置のメモリ読み出し回
路を、第３図を参照して説明する。第３図において、従
来の半導体集積回路装置は、メモリ６と、出力回路８と
、この出力回路８をアクティブ，インアクティブにする
ための制御信号線１と、アドレス入力のための外部端子
Ｂ。，Ｂ１，・・・・・・ｊＢｎと、これら外部端子Ｂ
．，Ｂ，，・・・・・・＋Ｂｆｆｉに対応する信号線ａ
ｏｒａｌｔ・・・・・・，ａｎと、メモリ６からデータ
を読み出すタイミング信号線ＲＤと、メモリのデータ出
力線ｄ。，ｄ１，・・・・・・，ｄゆと、ＲＯＭのデー
タを外部に出力する外部端子：ｏｏ， Ｄｌ，・・・・
・・＋Ｄｍとを備えている。
路を、第３図を参照して説明する。第３図において、従
来の半導体集積回路装置は、メモリ６と、出力回路８と
、この出力回路８をアクティブ，インアクティブにする
ための制御信号線１と、アドレス入力のための外部端子
Ｂ。，Ｂ１，・・・・・・ｊＢｎと、これら外部端子Ｂ
．，Ｂ，，・・・・・・＋Ｂｆｆｉに対応する信号線ａ
ｏｒａｌｔ・・・・・・，ａｎと、メモリ６からデータ
を読み出すタイミング信号線ＲＤと、メモリのデータ出
力線ｄ。，ｄ１，・・・・・・，ｄゆと、ＲＯＭのデー
タを外部に出力する外部端子：ｏｏ， Ｄｌ，・・・・
・・＋Ｄｍとを備えている。
外部端子Ｂ ｏ ｒ Ｂ ＋ ＋・・・・・・，Ｂ４よ
りアドレスを入力し、メモリ６より、アドレス信号線ａ
ｏｒａｌ＋・・・・・，ａｏで指定されるアドレスのメ
モリデータを読み出し、タイミング信号線ＲＤで、メモ
リデータ出力線ｄ ｏｒ ｄ Ｉ＋・・・・・・＋ｄ＋
ｎに読み出し、出力回路８を制御信号１でアクティブに
する事により、外部端子Ｄ６１ＤＩ１・・・・・・，Ｄ
いに出力し、メモリデータを外部に読み出していた。
りアドレスを入力し、メモリ６より、アドレス信号線ａ
ｏｒａｌ＋・・・・・，ａｏで指定されるアドレスのメ
モリデータを読み出し、タイミング信号線ＲＤで、メモ
リデータ出力線ｄ ｏｒ ｄ Ｉ＋・・・・・・＋ｄ＋
ｎに読み出し、出力回路８を制御信号１でアクティブに
する事により、外部端子Ｄ６１ＤＩ１・・・・・・，Ｄ
いに出力し、メモリデータを外部に読み出していた。
前述した従来のメモリ読み出し回路では、任意のアドレ
スに対応するメモリデータが誰にでも容易に読み出せる
ので、例えばプログラムメモリとして使用しているメモ
リのデータを読み出す事によって、システムの機能や動
作等を第三者が容易に理解し、同様のシステムを設計す
る等の機密性の漏れに欠点がある。
スに対応するメモリデータが誰にでも容易に読み出せる
ので、例えばプログラムメモリとして使用しているメモ
リのデータを読み出す事によって、システムの機能や動
作等を第三者が容易に理解し、同様のシステムを設計す
る等の機密性の漏れに欠点がある。
本発明の目的は、前記欠点が解決され、メモリの内容の
機密が守れるようにした半導体集積回路装置を提供する
ことにある。
機密が守れるようにした半導体集積回路装置を提供する
ことにある。
本発明の半導体集積回路装置の構戊は、メモリと、この
メモリ内のアドレスを指定するための複数のアドレス信
号線と、前記複数のアドレス信号線によって指定される
メモリの内容を読み出す手段と、読み出した内容を外部
端子に出力する手段と、前記複数のアドレス信号線の相
互の接続を変換する手段とを備えたことを特徴とする。
メモリ内のアドレスを指定するための複数のアドレス信
号線と、前記複数のアドレス信号線によって指定される
メモリの内容を読み出す手段と、読み出した内容を外部
端子に出力する手段と、前記複数のアドレス信号線の相
互の接続を変換する手段とを備えたことを特徴とする。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の半導体集積回路装置のブロ
ック図である。
ック図である。
第１図において、本実施例は、メモリデータの外部読み
出しと内部読み出しとの制御信号線１と、接続変換回路
２と、アドレス入力用外部端子Ｂ０，Ｂ．・・・・・・
ｌＢＭと、これら外部端子Ｂ６１ｋ・・・・・・ＩＢＩ
１より入力されたアドレス信号をアドレス信号の接続変
換回路２により接続を変換された後のアドレス信号線ｃ
ｏ， ｃｔ，・・・・・・ＩＣＩ１と、プログラムカウ
ンタ５と、プログラムカウンタ５の出力ｅ。，ｅ１，・
・・・・・Ｔｅｌ１と、外部端子からのアドレス入力と
プログラムカウンタ出力との切換え回路３と、インバー
タ回路４と、命令コードを記憶しているＲＯＭメモリ６
と、メモリ６の読み出しタイミング信号線ＲＤと、命令
レジスタ７と、メモリ６のアドレス信号線＆Ｏ＋ａｌ＋
・・・・・・，ａ７と、メモリ６のデータ出力線ｄｏ＋
ｄｌ＋・・・・・・，ｄヨと、メモリ６のデータ出力の
外部出力回路８と、メモリ６の出力が外部に出力される
外部端子ＤＯ， Ｄ＋，・・・・・・，Ｄゆとを含み、
構成される。
出しと内部読み出しとの制御信号線１と、接続変換回路
２と、アドレス入力用外部端子Ｂ０，Ｂ．・・・・・・
ｌＢＭと、これら外部端子Ｂ６１ｋ・・・・・・ＩＢＩ
１より入力されたアドレス信号をアドレス信号の接続変
換回路２により接続を変換された後のアドレス信号線ｃ
ｏ， ｃｔ，・・・・・・ＩＣＩ１と、プログラムカウ
ンタ５と、プログラムカウンタ５の出力ｅ。，ｅ１，・
・・・・・Ｔｅｌ１と、外部端子からのアドレス入力と
プログラムカウンタ出力との切換え回路３と、インバー
タ回路４と、命令コードを記憶しているＲＯＭメモリ６
と、メモリ６の読み出しタイミング信号線ＲＤと、命令
レジスタ７と、メモリ６のアドレス信号線＆Ｏ＋ａｌ＋
・・・・・・，ａ７と、メモリ６のデータ出力線ｄｏ＋
ｄｌ＋・・・・・・，ｄヨと、メモリ６のデータ出力の
外部出力回路８と、メモリ６の出力が外部に出力される
外部端子ＤＯ， Ｄ＋，・・・・・・，Ｄゆとを含み、
構成される。
制御信号１が“Ｏｎの時は、プログラムカウンタ５の出
力ｅ ｏ ＊ ８ １＋・・・・・・ｌ ｅｎがメモリ
６のアドレスとして選択され、アドレス信号線ａＯ＋ａ
ｌ＋・・・・・・，ａ１に出力され、これらアドレス信
号線ａｏ，ａ ｌ ｔ・・・・・・，ａｏで指定される
アドレスの内容がメモリ６からタイミング信号線ＲＤで
、データ出力線ｄ。，ｄ１，・・・・・・，ｄゆに出力
され、命令レジスタ７にフユッチされ、その内容に対応
する命令を実行していく。
力ｅ ｏ ＊ ８ １＋・・・・・・ｌ ｅｎがメモリ
６のアドレスとして選択され、アドレス信号線ａＯ＋ａ
ｌ＋・・・・・・，ａ１に出力され、これらアドレス信
号線ａｏ，ａ ｌ ｔ・・・・・・，ａｏで指定される
アドレスの内容がメモリ６からタイミング信号線ＲＤで
、データ出力線ｄ。，ｄ１，・・・・・・，ｄゆに出力
され、命令レジスタ７にフユッチされ、その内容に対応
する命令を実行していく。
制御信号１が“１”の時は、外部端子Ｂ。，Ｂ１，・・
・・・・ＴＢｎから入力されるアドレスが、アドレス信
号接続変換回路２で変換されたアドレスＣ。，Ｃｌ，・
・・・・・ｒｃｎが選択され、アドレス信号線ａＱ，ａ
ｌ ＋・・・・・・，ａ１に出力され、アドレス信号
線ａｏ，ａ ｌ ｒ・・・・・・，ａｎで指定されるア
ドレスの内容がメモリ６からタイミング信号線ＲＤで、
データ出力線ｄ０，ｄｌ＋・・・・・・，ｄ．に出力さ
れ、出力回路８を介して、外部端子Ｄｏｔ ＤＩ，・・
・・・・ｌＤｌｍに出力される。
・・・・ＴＢｎから入力されるアドレスが、アドレス信
号接続変換回路２で変換されたアドレスＣ。，Ｃｌ，・
・・・・・ｒｃｎが選択され、アドレス信号線ａＱ，ａ
ｌ ＋・・・・・・，ａ１に出力され、アドレス信号
線ａｏ，ａ ｌ ｒ・・・・・・，ａｎで指定されるア
ドレスの内容がメモリ６からタイミング信号線ＲＤで、
データ出力線ｄ０，ｄｌ＋・・・・・・，ｄ．に出力さ
れ、出力回路８を介して、外部端子Ｄｏｔ ＤＩ，・・
・・・・ｌＤｌｍに出力される。
第２図は第１図のアドレス信号の接続変換回路２の具体
例を示す回路図である。第２図において、アドレス入力
用外部端子ＢＧＩＢＩＩ・・・・・・，Ｂ．，と、接続
変換後のアドレス信号線Ｃ。，Ｃ１，・・・・・・，ｃ
ｏと外部端子ＢＯ＋ Ｂｌｌ・・・・・・ＪＢｎとアド
レス信号線Ｃｏ， Ｃｌ，・・・・・・，Ｃ，との接続
可能点ｂｃｏ。乃至ｂｃ．。とが示されており、任意に
接続点を設定し、接続変換方法が選択可能であり、これ
は半導体集積回路を製造する際のマスクで切換える事に
より実現できる。
例を示す回路図である。第２図において、アドレス入力
用外部端子ＢＧＩＢＩＩ・・・・・・，Ｂ．，と、接続
変換後のアドレス信号線Ｃ。，Ｃ１，・・・・・・，ｃ
ｏと外部端子ＢＯ＋ Ｂｌｌ・・・・・・ＪＢｎとアド
レス信号線Ｃｏ， Ｃｌ，・・・・・・，Ｃ，との接続
可能点ｂｃｏ。乃至ｂｃ．。とが示されており、任意に
接続点を設定し、接続変換方法が選択可能であり、これ
は半導体集積回路を製造する際のマスクで切換える事に
より実現できる。
以上説明した様に、本発明は、外部端子からのアドレス
信号接続変換回路を入れる事により、アドレスとメモリ
データとの対応がアドレスの変換ルールを知らない限り
判らず、それ故第三者がメモリデータは読み出せても、
動作までは容易に理解する事ができず、もってソフトの
機密性を保持できるという効果がある。
信号接続変換回路を入れる事により、アドレスとメモリ
データとの対応がアドレスの変換ルールを知らない限り
判らず、それ故第三者がメモリデータは読み出せても、
動作までは容易に理解する事ができず、もってソフトの
機密性を保持できるという効果がある。
第ｌ図は本発明の一実施例の半導体集積回路装置のブロ
ック図、第２図は第１図の接続変換回路の具体例を示す
回路図、第３図は従来のメモリの読み出し回路のブμツ
ク図である。 １・・・・・・メモリデータの外部読み出し及び内部読
み出し切換制御信号線、２・・・・・・アドレス信号の
接続変換回路、３・・・・・・信号切換え回路、４・・
・・・・インバータ回路、５・・・・・・フログラムカ
ウンタ、６・・・・・・メモリ、７・・・・・・命令レ
ジスタ、８・・・・・・出力回路、ＢＯＩ ＢＩＴ・・
・，Ｂい・・・・・・外部入力端子、Ｄ．，Ｄ．，・・
・，Ｄｆｆｉ・・・・・・外部出力端子、ａｔｌ＋ａｌ
＋・・・，＆．，Ｃ．，Ｃ．，・・・＊ Ｃｎ＊ ｄｏ
＋・・・ｒｄｌｒ・・・ｌｄｌｌｌｌｅＯ＋ ｅ，，・
・・，ｅ，・・・・・・内部信号線、ＲＤ・・・・・・
メモリ読み出しタイミング信号線、ｂｃｏ。〜ｂｃ．１
・・・・・外部入力端子と内部信号線との接続可能点。
ック図、第２図は第１図の接続変換回路の具体例を示す
回路図、第３図は従来のメモリの読み出し回路のブμツ
ク図である。 １・・・・・・メモリデータの外部読み出し及び内部読
み出し切換制御信号線、２・・・・・・アドレス信号の
接続変換回路、３・・・・・・信号切換え回路、４・・
・・・・インバータ回路、５・・・・・・フログラムカ
ウンタ、６・・・・・・メモリ、７・・・・・・命令レ
ジスタ、８・・・・・・出力回路、ＢＯＩ ＢＩＴ・・
・，Ｂい・・・・・・外部入力端子、Ｄ．，Ｄ．，・・
・，Ｄｆｆｉ・・・・・・外部出力端子、ａｔｌ＋ａｌ
＋・・・，＆．，Ｃ．，Ｃ．，・・・＊ Ｃｎ＊ ｄｏ
＋・・・ｒｄｌｒ・・・ｌｄｌｌｌｌｅＯ＋ ｅ，，・
・・，ｅ，・・・・・・内部信号線、ＲＤ・・・・・・
メモリ読み出しタイミング信号線、ｂｃｏ。〜ｂｃ．１
・・・・・外部入力端子と内部信号線との接続可能点。
Claims (1)
- メモリと、前記メモリ内のアドレスを指定する複数のア
ドレス信号線と、前記複数のアドレス信号線によって指
定される前記メモリの内容を読み出す手段と、前記手段
において読み出した内容を外部端子に出力する手段と、
前記複数のアドレス信号線の相互の接続を変換する手段
とを備えたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195526A JPH0358253A (ja) | 1989-07-27 | 1989-07-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195526A JPH0358253A (ja) | 1989-07-27 | 1989-07-27 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0358253A true JPH0358253A (ja) | 1991-03-13 |
Family
ID=16342560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1195526A Pending JPH0358253A (ja) | 1989-07-27 | 1989-07-27 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0358253A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06178656A (ja) * | 1992-12-14 | 1994-06-28 | Nippon Beet Sugar Mfg Co Ltd | 反芻動物用飼料 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011931A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | ワンチツプマイクロコンピユ−タ |
-
1989
- 1989-07-27 JP JP1195526A patent/JPH0358253A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011931A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | ワンチツプマイクロコンピユ−タ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06178656A (ja) * | 1992-12-14 | 1994-06-28 | Nippon Beet Sugar Mfg Co Ltd | 反芻動物用飼料 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0358253A (ja) | 半導体集積回路装置 | |
| JPS6313210B2 (ja) | ||
| JPH04206097A (ja) | 半導体集積回路 | |
| JPS6347831A (ja) | マイクロコンピユ−タ | |
| JPS59121538A (ja) | デ−タ処理装置 | |
| JPS6315353A (ja) | デ−タ転送回路 | |
| JPS63145532A (ja) | 模倣防止機能付プロセツサ | |
| KR890006185Y1 (ko) | 메모리 낭비가 없는 40×40 폰트장치 | |
| JPH0440546A (ja) | アドレス変換回路およびプログラマブルコントローラシステム | |
| JPH02201642A (ja) | 表示用メモリのアクセス方式 | |
| JPH02127751A (ja) | ミスアラインメント処理回路 | |
| JPS6349954A (ja) | 記憶情報保護装置 | |
| JP2730087B2 (ja) | レジスタファイルアドレス回路 | |
| JPH01307820A (ja) | 表示装置 | |
| JPH04352257A (ja) | シングルチップマイクロコンピュータ | |
| JPH02125656A (ja) | 半導体集積回路 | |
| JPH02266426A (ja) | 正規化回路 | |
| JPH04194681A (ja) | 大規模集積回路 | |
| JPS63276146A (ja) | 半導体集積回路 | |
| JPS61294561A (ja) | 記憶装置 | |
| JPS62151983A (ja) | 情報処理装置 | |
| JPH10207739A (ja) | マイクロコンピュータ | |
| JPS61195442A (ja) | 記憶保護装置 | |
| JPH03276357A (ja) | ｉ／ｏアドレス変換方式 | |
| JPH0349095A (ja) | 半導体記憶装置 |