JPS61195442A

JPS61195442A - 記憶保護装置

Info

Publication number: JPS61195442A
Application number: JP60036942A
Authority: JP
Inventors: Hirotoshi Ookawa; 大川　裕利
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1985-02-26
Filing date: 1985-02-26
Publication date: 1986-08-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、システムに共通のメモリを複数の処理装置の
それぞれに予め設定された記憶領域についてのみアクセ
スさせるメモリ保護装置に関するものである。

［従来の技術］第３図は、システムに共通の記Ｖ、装置と複数の演算装
置の内部にある従来の記憶保護装置の一例を示すブロッ
ク図であり、（１）は第１演算装置、（２）は第２演算
装置であり、両者は同一構造を有する。（３）は論理ア
ドレスバス、（４）はアクセスキーバス、（６）はメモ
リアドレスバス、（７）は命令実行部、（８）は論理ア
ドレスを記憶装置（９）の実際のアドレスである絶対ア
ドレスに変換するアドレス変換部、（１０）はアドレス
変換結果を保持する絶対アドレスレジスタである。（１
１〉は記憶保護装置であり、この内の（１２）は記憶保
護情報メモリで記憶保護用のキー符号（１３）を記憶保
護装置（９）の複数ページに亘る記憶領域について各ペ
ージ単位で保持している。（１５）はアクセスキーバス
（４）のデータとキー符号（１３）の値を比較する比較
回路、（１７）は記憶装置（９）への不当なアクセスを
示す不当アクセス検出信号、（１８）と（１９）はアド
レス変換部（８）の中にあり、第１演算装置（１）と第
２演算装置（２）が異なる記憶領域を専有して動作する
時に用いる変位レジスタである。

次に動作について説明する。

第１演算装置（１）と第２演算装置（２）は同様の動作
をするので、一方を代表して説明する。

まず、命令実行部（７）から出力される論理アドレスバ
スは論理アドレスバス（３）を介してアドレス変換部（
８）に送られ、記憶装置（９）の記憶領域の実際のアド
レスと一致した絶対アドレスに変換されて絶対アドレス
レジスタ（１０）に一時保持される。この後、メモリア
ドレスバス（６）を介して記憶装置（９）に送られる。

一方、記憶保護装置（１１）は、絶対アドレスが絶対ア
ドレスレジスタ（１０）に保持されている間に、メモリ
（１２）から記憶保護用キー符号（１３）の値を読出し
、アクセスキーバス（４）を通して命令実行部（７）か
ら送られたアクセスキー情報とを比較回路（１５）で比
較し、不一致ならば不当アクセス検出信号（１７）をＯ
Ｎとし、この時の絶対アドレスで示される記憶装置（９
）のページ領域へのアクセスを禁する。

従って、キー符＠　（１３）をページ単位で予め設定し
ておくことにより、記憶装置（９）に対するアクセスを
ページ単位で禁止することができる。

この場合、演算装置（１）と演算装置（２）が記憶領域
を分割して使用し、かつ互いの領域へのアクセスを禁じ
られている場合はキー符＠　（１３）の伯に変位レジス
タ（１８）、（１９）が用いられる。第４図は変位レジ
スタ（１８）、（１９）を用いた記憶領域の分割を示し
た図であり、（２０）は記憶領域全体を表し、（２１）
は演算装置（１）、（２２）は演算装置（２）の専有領
域をそれぞれ表し、演算装置（１）の変位レジスタ（１
８）と演算装置（２）の変位レジスタ（１つ）は各領域
の先頭アドレスを示している。

アドレス変換部（８）では論理アドレスバス（３）から
送られた論理アドレスを絶対アドレスに変換した後、上
記のような変位アドレス（１８）、（１９）の値を加え
て絶対アドレスとすることにより、第４図に示すような
記憶領域の分割を行う。

［発明が解決しようとする問題点］ところが、従来の記憶保護装置は以上のように構成され
ているので複数の演算装置が記憶領域を分割して使用す
る場合、第４図に示す分割法しか行うことができず、例
えば第５図に示すように複数の演算装置の専有領域を交
互に分割して利用することができず、システムに共通の
記憶装置の利用の仕方が制限されるという問題点があっ
た。

この発明は上記のような問題点を解消するためになされ
たもので、複数の演算装置で複雑に記憶領域を分割して
も一方の演算装置が他方の演算装置の記憶領域を不当に
アクセスするのを防ぐことができる記憶保護装置を提供
することを目的とする。

［問題点を解決するための手段］この発明に係る記憶保護装置は、記憶領域のページ単位
別に記憶保護用キー符号と共に各ページへのアクセスの
可否を示すアクセス可否情報を記憶保護情報メモリに記
憶させ、これらのキー符号およびアクセス可否情報をシ
ステム共通の記憶装置のアクセス時に読出し、このアク
セス時のアドレス情報とキー符号とを比較し、アドレス
情報がキー符号のアドレス範囲に該当しないとき、また
はアクセス可否情報がアクセスを否定する値を示してい
る時には記憶装置に対するアクセスを禁止するようにし
たものである。

［作用］アドレス情報がキー符号のアドレス範囲にあったとして
も、アクセス可否情報がアクセスを否定する値を示して
いるときには不当アクセスとして検出され、この時のア
ドレス情報に対応するページ領域へのアクセスは禁止さ
れる。

［発明の実施例］以下、この発明の一実施例を図について説明する。

第１図はこの発明の一実施例を示すブロック図であり、
（５）は記憶保護メモリバス、（１４）はアクセス無効
ビット、（１６）は不当アクセス検出回路であり、（５
）、（１４）、（１６）以外は第３図の同一符号と同一
または相当する部分を示している。

次に動作について説明する。まず、命令実行部（７）か
ら出力される論理アドレスは論理アドレスバス（３）を
介してアドレス変換部（８）に送られ、記憶装置（９）
の実際のアドレスと一致した絶対アドレスに変換される
。この時、演算装置（１）と演算装置（２）が第４図ま
たは第５図のように記憶領域を分割して使用するように
なっていれば、変換された絶対アドレスに変位レジスタ
（１８）、（１９＞の値を加えたものが絶対アドレスと
して出力される。この場合、各変位レジスタ（１８）、
（１９）の値は、第５図に示すようにそれぞれ対応する
演算装置が使用する記憶領域の先頭のアドレスを示して
いる。

このようにして生成された絶対アドレスは絶対アドレス
レジスタ（１０）に一時保持された後、　　　　　゛メ
モリアドレスバス（６〉を通して記憶装置（９）に送ら
れる。一方、記憶保護装置（１１）は、絶対アドレスが
絶対アドレスレジスタ（１０）に保持されている間に記
憶保護情報メモリ（１２）からこのときの絶対アドレス
で指示された記憶保護用キー符号（１３）を読出し、ア
クセスキーバス（４）を通して命令実行部（７）から送
られたアクセスキー情報とを比較回路（１５）で比較す
る。

不当アクセス検出回路（１６）では、比較回路（１５）
の比較結果がアクセスキー情報と記憶保護用キー符号の
不一致を示すか、または対応するページのアクセス無効
ビット（１４）がＯＮであれば不当アクセス検出信号（
１７）をＯＮとし、このページへのアクセスを禁じる。

ここで、演算装置（１）と演算装置（２）が第５図のよ
うに記憶領域を分割して使用する場合、各演算装置の記
憶保護情報メモリ（１２）のアクセス無効ビット（１４
）は、記憶保護メモリバス（５）を通して第２図のよう
に予め設定されている。第２図において、（２３）、（
２４＞は各演算装置内の記憶保護情報メモリを表し、第
１図では（１２）に対応している。すなわち、第２図に
おいて、演算装置（１）の専用領域のページ（２１）に
おいて、演算装置（１）の記憶保護情報メモリ（２３）
のアクセス無効ビットは記号（２５）で示すようにＯＦ
Ｆ設定され、演算装置（２）の専用領域のページ（２２
）おいては記号、（２６＞で示すように逆の設定がなさ
れる。

以上のようにアクセス無効ビットを設定することにより
、演算装置（１）の専用の記憶領域（２１）に演算装置
（２）がアクセスしようとしだ場合、比較回路（１５）
でアクセスキー情報と記憶保護用キー符＠（１３）が一
致しても、演算装置（２）の対応するページのアクセス
無効ビットがＯＮであることから不当アクセス検出信号
（１７）がＯＮとなり、演算装置（２）のこの記憶領域
へのアクセスが禁じられる。

［発明の効果］以上のようにこの発明によれば、記憶保護装置の記憶保
護情報メモリに各ページ単位のアクセスの可否を示すア
クセス可否情報を付加し、このア　゛クセス可否情報に
よってアクセスが否定されている場合には対応する記憶
領域のページにアクセスできないようにしたため、記憶
領域を複数の演算装置で複雑に分割しても記憶内容を確
実に保護することができ、システムに共通の記憶装置を
自由な分割形態で利用できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による記憶保護装置を含む
データ処理装置を示すブロック図、第２図は記・上領域
を３分割した時の記憶保護情報メモリの記憶内容を示し
た図、第３図は従来の記憶保護装置を含むデータ処理装
置を示すブロック図、第４図は記憶領域を２分割した図
、第５図は記憶領域を３分割した図でみる。（１）・・・第１の演算装置、（２）・・・第２の演算
装置、（７）・・・命令実行部、（９）・・・記憶装置
、（１１）・・・記憶保護装置、（１２）・・・記憶保
護情報メモリ、（１３）・・・記憶保護用キー符号、（
１４）・・・アクセス無効ビット。代理人　　弁理士　　大岩増雄（外２名）手続補正書（
自発６’１１．’ 昭和　　年　　月　　日特許庁長官殿　　　　　　　　　　　　　　　蓉］１、
事件の表示　　　特願昭　６０−３６９４２号２、発明
の名称記憶保護装置３、補正をする者代表者志岐守哉５、補正の対象発明の詳細な説明の欄。６、補正の内容１１）明細書第３頁第１８行目ないし第１９行目ｉ−輪
理アドレスバス」とあるのを「論理アドレス」と補正す
る。以上

Claims

【特許請求の範囲】

（１）システムに共通のメモリを複数の処理装置のそれ
ぞれに予め設定された記憶領域についてのみアクセスさ
せるメモリ保護装置であつて、各処理装置がアクセス可
能な記憶領域の範囲を示すキー符号と前記メモリに対す
るアクセスの可否を示すアクセス可否情報とを前記メモ
リの記憶領域のページ単位でそれぞれ記憶し、これらの
キー符号およびアクセス可否情報は前記メモリをアクセ
スする処理装置から出力されるアドレス情報によって読
出される記憶保護情報メモリと、この記憶保護情報メモ
リから読出されたキー符号と処理装置から出力されるア
ドレス情報とを比較し、アドレス情報がキー符号のアド
レス範囲に該当しないとき、および読出されたアクセス
可否情報がアクセスを否定する値を示しているときのい
ずれかにおいて前記メモリに対するアクセスを禁止させ
る不当アクセス検出回路とを備えて成る記憶保護装置。
（２）前記記憶保護情報メモリは、複数の処理装置のそ
れぞれに対して各別に設けられていることを特徴とする
特許請求の範囲第（１）項記載の記憶保護装置。