JPS63115407A - 単一のチャンネル極性のｍｏｓトランジスターを利用する差動増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、−ｇに差動増幅回路、特にモノリチックに集
積された回路中にエンハンスメント型ＭＯ５）ランジス
クーを利用する差動電圧増幅器に関する。

（従来技術とその問題点） 基本的な差動増幅器は一般に、「差動対」と呼ばれる２
個の同一のトランジスターを含み、それらのゲートはそ
れぞれ増幅器の２個の入力ターミナルに接続され、それ
らのソースは共通して増幅器のインターナルノードに接
続され、それらのドレーンはそれぞれ２個の出力ターミ
ナルに接続されている。該回路は、更に前記差動対の各
ドレーンと第１の共通ポテンシャルノード（ｖａｎ）の
間に接続された２個の同一の電流発生器と、前記差動対
のソース（つまり前記インターナルノード）と第２の共
通ポテンシャルノード（Ｖｓｓ）の間に接続された第３
の電流発生器を含んでいる。これら３個の電流発生器は
、前記差動対の２個のトランジスターの電圧−電流特性
曲線上の動作点を決定する目的を有している。

このような回路の典型的な例が第１図に示され、ここで
は差動対（しばしば入力対とも呼ばれる）は、それぞれ
バイアス定電流発生器１．及びＩ２を伴ったトランジス
ターＭ１及びＭ２から成っている。前記第３の電流発生
器■３は、前記増幅器の正確な動作のために前記電流発
生器１＋及びＩ２により発生する電流の合計に等しい定
電流を発生させなければならない。

このような回路は理論的には、回路の２個の入力ＩＮ”
及びＩＮ−に加えられる電圧の差に比例する出力電流を
発生させる差動増幅器として動作することが可能である
。しかし、その正確な動作は従来の集積回路製造プロセ
スによっては確保できない理想的な条件を必要とすると
考えられるので、このような回路は実際には使用できな
い。

実際のところ、個々の電流発生器により送られる電流は
、特別の製造プロセスにおいて典型的である独特な集積
半導体の固有のパラメータの値の不可避的な広がりに起
因してそれらの設計値から大きな外れることがある。

更に該電流発生器は、当業界で周知な通常の技術を使用
する種々のタイプのトランジスターを利用し、このよう
な電流発生器の出力抵抗は有限ではあるが高い値を有し
ている。

他方上記した条件つまりＩＩ　＋１２　＝１１は非常に
厳しい束縛を課している。特に前記電流発生器Ｉ３がこ
のような設計Ｗ　（１：＋−１，＋１２）と異なった電
流を送ると、該回路は適当な平衡条件を見つけ出すが、
前記差動対のトランジスターの動作点が設計したものよ
り大きく変化し、従って回路を動作不能とする。

従って実際には第１図に示す理想的な回路に他の回路素
子を加えて動作する現実の素子を有する差動増幅器を作
り出すことが必要である。

この問題に関する議論と、異なった素子又は集積部品の
固有パラメータ値のそれらの設計値からのシフトに対し
て鋭敏でない現実の増幅器を製造することが可能な動作
増幅器のための回路の提案が、１９７９年２月に米国ペ
ンシルバニア州フィラデルフィアで開催された国際固体
状回路コンフェランス（１９７９Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ　５ｏｌｉｄ　５ｔａｔｅ　Ｃ１ｒ−ｃｕｉｔｓ
　Ｃｏｎｆｅｒｅｎｃｅ）の技術文献のダイジェストに
収録されたＹ、Ｐ、チウィディス及びり、フレーザーに
よる「プロセスに鋭敏でないＮＭＯ３動作増幅器」の記
事の中に提示されている。

該記事に開示された回路は完全に動作可能で効果的であ
るが、該回路は６個のトランジスターと４個の別個のバ
イアス電流発生器を必要とする。

他方、モノリチックに集積されたシステムにおける「コ
ンパクト化」の要請は相変わらず強く、実際に最小限の
数の素子を使用して機能を出すことが望まれている。

（発明の目的） 本発明の目的は、最小の数の能動素子を使用して製造さ
れ、かつ回路のバイアス電流発生器により発生する電流
が設計値に対して大きなシフトを有していても満足でき
る状態で動作できる電圧差動増幅器を提供することであ
る。

（発明の構成） この及び他の目的及び利点は、本発明の電圧差動増幅器
により得ることができ、該増幅器はＭＯ８技術で使用す
ることができ、かつ該増幅器は差動対に加えて２個の付
加トランジスターを利用するのみであり、回路を形成し
バイアス電圧発生器を形成する現実の部品のパラメータ
中の通常の広がりによる問題点から例外的に逃れること
ができる。

このような望ましい条件は実質的に、第１図の理想的な
電圧差動増幅器の基本回路に、それらのゲートとソース
がそれぞれトランジスターの基本差動対のゲートとソー
スに接続されそれらのドレーンが回路の共通のポテンシ
ャルノードに接続された２個のＭＯＳトランジスターを
加えるのみで得ることができる。

例えばｎ−チャンネルＭＯＳトランジスターにより製造
された本発明による電圧差動増幅器は、それぞれがゲー
トと、ドレーンとソースを有する１対の人力ＭＯ５トラ
ンジスターと；それぞれが正及び負のターミナルを有し
電流がその中を前記正のターミナルから負のターミナル
へ流れる第１及び第２のバイアス電流発生器と；正及び
負のターミナルを有し電流がその中を前記正のターミナ
ルから負のターミナルへ流れ、前記第１及び第２の電流
発生器により発生する電流の合計と等しいかより大きい
電流を発生する第３の電流発生器と； それぞれがゲート、ドレーン及びソースを有する２個の
付加バイアスＭＯＳトランジスターとを含んで成り； 前記入力ＭＯＳトランジスターのゲートが２個の入力タ
ーミナルの一方及び他方に接続され；前記入力ＭＯＳト
ランジスターのソースが回路のインターナルノードに接
続され； 前記入力ＭＯＳトランジスターのドレーンがそれぞれ２
個の出力ターミナルの一方及び他方に接続され； 前記第１及び第２の電流発生器はそれらの正のターミナ
ルが回路の第１の共通電圧ノードに接続され、かつ負の
ターミナルはそれぞれ出力ターミナルの一方及び他方に
接続され； 前記第３の電流発生器の正のターミナルが回路の前記イ
ンターナルノードに接続され、負のターミナルが回路の
第２の共通ポテンシャルノードに接続され； 前記２個の付加バイアスＭＯＳトランジスターのゲート
及びソースが、それぞれ前記２個の入力ＭＯ３＋−ラン
シスターの一方及び他方のゲート及びソースに接続され
； 前記２個の付加バイアスＭＯＳトランジスターのドレー
ンが、回路の前記第１の共通ポテンシャルノードに接続
されている。

（実施例） 本発明の電圧差動増幅器の回路図が第２図に示されてい
る。入力ＭＯＳトランジスタ一対がトランジスターＭｌ
及びＭ２で表されている。出力ターミナルはＯＵＴ、及
びＯＵ　Ｔ　２で示され入力ターミナルはＩＮ”″及び
Ｉ　Ｎ、−で示されている。インターナルノードはＮｉ
で示されている。該回路で使用される３個の電流発生器
はそれぞれＩ１、Ｉ２及びＩ３で示されている。２個の
付加バイアスＭＯＳトランジスターはＭ３及びＭ４で示
されている。該回路の第１の共通ポテンシャルノードは
ＶＤＤで示され、該回路の第２の共通ポテンシャルノー
ドはＶＳＳで示されている。

第１図及び第２図を比較すると容易に理解できるように
、前記トランジスターＭＩ及びＭ２及び電流発生器１＋
　、Ｉｚ及びＩ３は実質的に第１図の基本的回路（理想
化された電圧差動増幅器）を構成し、前記２個の付加バ
イアストランジスターＭよ及びＭ４のみがこのような前
記基本的回路に付加されたデバイスである。

勿論増幅器の差動入力対を形成する２個のトランジスタ
ーＭ、及びＭ２は実質的に同一なトランジスターであり
、第１及び第２の両型流発生器■。

及びＩ２はある一定の設計値■。に等しい一定のバイア
ス電流を発生する。

第３の電流発生器Ｉ３は電流１．＝２Ｘ　（１゜＋■、
）の電流を発生するよう設計され、ここで■、は前記２
個の付加バイアストランジスターＭ３及びＭ４により吸
収される電流である。

酸２個の付加バイアストランジスターＭ３及びＭ４も２
個の同一のトランジスターであることが好ましい。

次の式により、回路の４個のトランジスターの任意のト
ランジスター（Ｍ７）の動作点（つまりバイアス条件）
におけるドレーン電流（Ｉａ−）を示すことが可能であ
る。

Ｉ　ａｔ　＝　Ｉ　ａｔ＝　Ｉ。

Ｉａｚ＝　Ｉａ４＝　Ｉ　Ｅ 液式を第１図中の基本的回路と対照することにより容易
に理解できるように、本実施例の回路はバイアス電流の
値に特別に厳しい制限を課さない。

このことは、バイアス電流のこのような値が、特別の製
造プロセスにおいて典型的であるパラメータの広がりの
ためにそれらのそれぞれの設計値から外れた場合であっ
ても本実施例の回路が正確に動作することを確認する。

電流発生器に要求されることは、２個の付加バイアスト
ランジスターＭ３及びＭ、により吸収される電流値■６
が常に正であることだけである。

実際に第３の電流発生器■３は、それが第１及び第２の
電流発生器により発生する電流の合計より大きい（例え
ば２ｒ、より大きい）電流を出力して前記２個の付加バ
イアストランジスターＭ３及びＭ４による電流Ｉ、の吸
収を確実にするよう設計されている。このことは、従来
技術では必要であった、第３の電流発生器■３が第１及
び第２の電流発生器Ｉ、及びＩ２により発生する電流の
合計に等しい電流を発生させることを確保する必要性（
重要な条件）を効果的に除外する。これは２個の付加ト
ランジスターを使用するのみで可能にすることができる
。

本発明の電圧差動増幅器の回路は、前記回路の全ての極
性を逆にすることによりｐ−チャンネルＭＯＳトランジ
スターで製造することができる。

本発明の電圧差動増幅器は、動作増幅器（「インターナ
ル増幅器」又は「出カバソファ−」）や電圧比較器等の
相互コンダクタンス段（入力段）として特に好適である
。

当業者にとっては明らかであるように、本発明の電圧差
動増幅器の異なった実施例を実施することもでき、特に
トランジスターや抵抗器や他の回路素子を使用する電流
発生器を使用する電圧差動増幅器は明らかに本発明の範
囲に入る。

（発明の効果） 上述した通り本発明の差動増幅器は、従来の基本的回路
に２個の付加バイアストランジスターを加えることによ
り、回路の電流発生器により発生する電流が設計値に対
して大きなシフトを有していても満足できる状態で動作
することができる。

【図面の簡単な説明】

第１図は、従来の差動増幅器の一例を示す回路図、第２
図は、本発明に係わる差動増幅器の一実施例を示す回路
図である。

Claims (1)

【特許請求の範囲】
1. （１）それぞれがゲートと、ドレーンとソースを有する
   １対の入力ＭＯＳトランジスターと；それぞれが正及び
   負のターミナルを有し電流がその中を前記正のターミナ
   ルから負のターミナルへ流れる第１及び第２のバイアス
   電流発生器と；正及び負のターミナルを有し電流がその
   中を前記正のターミナルから負のターミナルへ流れ、前
   記第１及び第２の電流発生器により発生する電流の合計
   と等しいかより大きい電流を発生する第３の電流発生器
   と； それぞれがゲート、ドレーン及びソースを有する２個の
   付加バイアスＭＯＳトランジスターとを含んで成り； 前記入力ＭＯＳトランジスターのゲートが２個の入力タ
   ーミナルの一方及び他方に接続され；前記入力ＭＯＳト
   ランジスターのソースが増幅器のインターナルノードに
   接続され；前記入力ＭＯＳトランジスターのドレーンが
   それぞれ２個の出力ターミナルの一方及び他方に接続さ
   れ； 前記第１及び第２の電流発生器はそれらの第１の極性の
   ターミナルが第１の共通電圧ノードに接続され、かつそ
   れらの反対極性のターミナルはそれぞれ出力ターミナル
   の一方及び他方に接続され；前記第３の電流発生器の第
   １の極性のターミナルが増幅器の前記インターナルノー
   ドに接続され、反対極性のターミナルが増幅器の第２の
   共通ポテンシャルノードに接続され； 前記２個の付加バイアスＭＯＳトランジスターのゲート
   及びソースが、それぞれ前記２個の入力ＭＯＳトランジ
   スターの一方及び他方のゲート及びソースに接続され； 前記２個の付加バイアスＭＯＳトランジスターのドレー
   ンが、増幅器の前記第１の共通ポテンシャルノードに接
   続されている電圧差動増幅器。