JPS63114406A - 可変増幅回路の利得制御装置 - Google Patents

可変増幅回路の利得制御装置

Info

Publication number
JPS63114406A
JPS63114406A JP25836186A JP25836186A JPS63114406A JP S63114406 A JPS63114406 A JP S63114406A JP 25836186 A JP25836186 A JP 25836186A JP 25836186 A JP25836186 A JP 25836186A JP S63114406 A JPS63114406 A JP S63114406A
Authority
JP
Japan
Prior art keywords
current
transistor
current source
emitter
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25836186A
Other languages
English (en)
Inventor
Yukihisa Ikeda
恭久 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP25836186A priority Critical patent/JPS63114406A/ja
Publication of JPS63114406A publication Critical patent/JPS63114406A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は可変増幅回路の利得制御装置に関する。
(従来の技術) 可変増幅回路として従来第2図に示す回路構成のものが
ある。
すなわち、2段の差動増幅器1,2で構成され入力段の
差動増幅器1はペース間に入力信号源vinが接続され
、コレクタにそれぞれダイオードDI、D2が接続され
、さらにエミッタが抵抗胞、肋で相互接続されたトラン
ジスタQl、Q2で構成される。抵抗RE、REの相互
接続点は端子Aを介して電流源工λに接続され、ダイオ
ードDI。
D2の他端は、電源Wooに接続されて〜する。トラン
ジスタQl、Q2のコレクタから出力が得られ。
出力段の差動増幅器2に導かれる。
差動増幅器2はペース間に入力信号が供給される差動接
続されたトランジスタQs、 Q4と、トランジスタQ
B、 Q4の各コレクタに接続されたカレントミラー構
成のトランジスタQs、Qsと、それらトランジスタQ
s、 Qsの各エミッタに接続された抵抗R,1,R2
で構成される。相互接続されたトランジスタQ3.Q4
のエミッタは端子Bを介して電流源IBK接続され、抵
抗at、FL2の他端は電源VOOに接続されている。
この段の出力は抵抗肛が接続されたトランジスタQ4の
コレクタから得られ、出力端子3に導出される。
以上のように構成された可変増幅回路の増幅度は、電流
源IA、 IBの電流値IA、 IBの比より/IAK
したがりて変化する。またS/Nを考えると電流値工人
、 IBを大きく設定した方が良好となるが。
IBの値をあまり大きくすると、抵抗Rt、Rzやトラ
ンジスタQS、 Q6で電圧降下を生じ、大信号出力に
対して飽和しやすくなる。
またこの可変増幅回路の利得を制御する手段としては、
 IAを固定してIBを可変するタイプやIA、 IB
の変化量Δ工人、ΔInを1ニーlの割合で変化させて
利得変化範囲を拡大したものがある。
前者は電流源工人を定電流源とし、電流源IBを可変電
流源とする。また後者は電流源工λ、 IBとして第3
図に示す構成のものが適用できる。すなわちエミッタが
相互接続されて定電流源IIに接続された2つのトラン
ジスタQ?、 Q8のコレクタがそれぞれ第2図の端子
A、Bに接続され、ペース間に制御電圧ΔVが接続され
ている。以上の構成により、トランジスタQy、 Qs
のペース−エミッタ間電圧にΔVの差が生じるため、ト
ランジスタQ7にIE72+Δ工の電流が流れたとする
とトランジスタQ8にはIN!//2−Δ工の電流が流
れる。すなわちΔVを変化することにより端子A、Bを
流れる電流をに一1の割合で変化させることができる。
(発明が解決しようとする問題点) 以上述べた可変増幅回路の利得制御手段のうち出力段の
み電流を調整して利得を可変するものは、出力段側に流
す電流の可変範囲でのみ利得制御が可能で、増幅度を上
げたときKは信号飽和によって制限を受け、増幅度を下
げたときにはルへが悪化する。
また1ニー1の割合で入出力段相方の電流源の電流を可
変するものでは、増幅度可変範囲は出力段の電流源の電
流を可変するものに比べて拡大されるが、増幅度を大き
くしたときの出力段電流変化が入力段の電流変化と等し
くなるため、入力段側に余裕があっても出力段側が飽和
してしまい。最大限の可変範囲を得ることができなかっ
た。
この発明は、上記問題点を解決し、広範囲な利得の制御
を低歪、高SAで行なうことのできる可変増幅回路の利
得制御装置を提供することを目的とする。
〔発明の構成〕
(問題点を解決するための手段) この発明は2つの差動増幅器で構成される可変増幅回路
の各差動増幅器の電流源の電流を。
入力段側においては大きな範囲で変化させ、出力段側で
は入力段側の変化に対して変化範囲が抑えられるよ5に
両軍流を所定の関係をもたせて制御する手段を設ける。
(作用) 上記構成により、増幅度を上げても出力段側の電流変化
を抑えることができるので、−層の増幅度の拡大が実現
でき、また増幅度を下げるときには入力段の電流増加が
多くなるので大振幅人力に対する歪が減少しS、4も向
上する。
(実施例) 以下この発明の実施例を図面を参照して詳細に説明する
第1図はこの発明に係わる可変増幅回路の利得制御装置
であり、第2図に示す可変増幅回路と共にワンチップの
集積回路として形成される。
第1図において端子A、Bは第2図における端子A、B
K接続される。この端子A、BにはトランジスタQll
、Q13のコレクタがそれぞれ接続されている。これら
トランジスタQll、Q13には、それぞれベース−コ
レクタ間が直結されたトランジスタQ12.Q14が並
列に接続されている。すなわちトランジスタQllのベ
ースおよびエミッタにトランジスタQ12のベースおよ
びエミッタが相互接続され、同様にトランジスタQ13
のベースおよびエミッタにトランジスタQ14のベース
およびエミッタが相互接続されており、各トランジスタ
対がカレントミラー回路を構成している。
各トランジスタQll 〜 Q14 のエミッタは基準
電位点に接続されている。またトランジスタQ12はそ
のチップ上のエミッタ面積がトランジスタQ11のエミ
ッタ面積のm倍に設定され、トランジスタQ14もその
チップ上のエミッタ面積がトランジスタQ13のn倍に
設定されている。
なおトランジスタQllとQ13のチップ上のエミッタ
面積は等しいものとする。トランジスタQ12の;レク
タはトランジスタQ15のコレクタに接続され、トラン
ジスタQ15のエミッタが定電流源Ixに接続されてい
る。またトランジスタQ14のコレクタがトランジスタ
Q16のコレクタに接続され、トランジスタQzsのエ
ミッタが定電流源IRに接続されている。定電流源II
の他端は電源v00に接続されている。トランジスタQ
15.Q16は定電流源IEから各カレントミラーに流
れる電流を制御するもので、そのベース−エミッタ間電
圧VBE K応じて各カレントミラー回路ヘコレクタ電
流を流す。トランジスタQ15のベースはダイオード接
続された2個のトランジスタQ1?、 Q18の直列回
路と電流源Irの接続点に接続され、トランジスタQ1
6のベースはダイオード接続された2個のトランジスタ
Q19゜Q20の直列回路と電流源Icの接続点く接続
されている。したがってトランジスタQ15. Q16
のVBBは電流源Ir、 Icの電流値によって制御さ
れる。なおダイオード接続されたトランジスタQ18.
Q20の各コレクタは電源vCOに接続されている。電
流源Ir、 Icの他端はそれぞれ端子R1Cに接続さ
れている。
以上のよ5に構成された回路の動作な次に述べる。
まススべてのトランジスタのペース電流ヲコレクタ電流
に比べて微少であるとして無視するととKする。端子A
、Bに流れる電流なIA、 IEとすると、エミッタ面
積の関係によりトランジスタQ12のコレクタには工人
のm倍の電流が流れ。
トランジスタQ14のコレクタにはIBのn倍の電流が
流れる。これら電流は定電流源IBから供給されること
により、 mIA + nIB = Iz なる式が成
立する。
この電流関係はトランジスタQ15.Q16のベース−
エミッタ間電圧VnEr、 Vnwaによって制御され
る。今、トランジスタQ16のVBEOを増して、トラ
ンジスタQ14のコレクタ電流を△工だゆ増加させたと
すると、トランジスタQ13.  Q14のエミッタ面
積比1:nにしたがってIBは”/nΔI上昇する。こ
のときIEが一定であるから。
トランジスタQ12のコレクタ電流はΔ工だげ減少し、
トランジスタQll、Q12の゛エミッタ面積比1:m
Kl、たがって1人も”/m”I 減少する。すなわち
トランジスタQ1z、  Q14のエミッタ面積の設定
いかんで、工人、 IBの変化率を自由に変えることが
できる。
可変増幅回路の増幅度Gを決定する要素としては工人、
 IBの他に入出力抵抗(第2図におゆる抵抗R,B、
RL)もあるが、 RFi、 R,I、は固定抵抗であ
るから以下無視し、変数のみを考えると。
IB G=□どなる。
1人 この式と、前記式mIΔ+nIΔ=IE  からの関係
が導かれる。
従来の回路では、m=n=1であり、上記式にm = 
n = 1を代入すると IB IB = IAG すなわちG=−が得られる。
工人 この発明はm、nの値をm % nとしてIA、 IB
を同時に、異なる変化率で変化させることによリ、広範
囲な利得制御を可能とするものである。
実際の変化率を表IK示す。
表1は増幅度を1 (OdB )から4 (12dB)
 K上げる場合に工人、 Inがどのように変化するか
をまとめたもので、簡単にするためm=1として固定し
nのみを変化させている。表中の数値は増幅度1のとき
の電流値を1として、増幅度4を得るに必要な電流値を
示すものである。従来の工人を固定してIBを変化させ
る装量では、増幅度を4倍にするにはIBを4倍にする
必要があるが、この発明では工人とIBを同率で変化さ
せることで、nを1とした場合であってもIBを1b倍
にするだけで利得を4倍にすることができる。トランジ
スタQ13とQ14のエミッタ面積比nをさ、らに大き
くすることにより、所定の増幅度を得るのに必要なIB
の変化量を小さくすることができるO        
          (以下余白)以上により、出力段
が大振幅となるときでも。
抵抗による電圧降下を最小限に留めて、出力の飽和を避
けることができる電流設定を行なえる。
さて、エム、 Inの制御は、トランジスタQ15゜Q
lgのベース−エミッタ間電圧VnBr、 Thuoを
制御することKよりて行なわれるが、 IA、 IBの
変化率が異なるために、その設定は複雑なものとならざ
るを得ない。例えば、増幅度1のときはIA=Inであ
るが、このときのVsnr、  VBwoノ関係は。
VBBO−VBmr=aV=VTl nF (v7 k
t 温度係数。定温で一定) となる。
しかしながらこのVBlr、 VBEOはトランジスタ
Q17を流れる電流IrとトランジスタQ1Gを流れる
電流Icを変化させることによって調整することができ
るため、トランジスタQ17のエミッタ面積をトランジ
スタQll、  Q13のエミッタ面積のj倍、トラン
ジスタQ1sのエミッタ面積をトランジスタQll、Q
13のエミッタ面積のに倍に設定することで制御電流I
c、 Irと利得制御電流1h、 Inの関係を単純化
できる・すなわち前記式ΔV=VBEC−VnErを用
いて。
なる関係を導くことができる。またΔVをトランジスタ
Q17.Q18のベース−エミッタ間電圧で表わすと となる。上記2式をまとめると。
IB   m   j   Ic IA   n   k   Ir となる。この式からj=n、に=mとおくとで行なえる
ようになる。前述のIA=IB(増幅度1)の時は、入
出力抵抗ax、RLを無視すればIc=IrlC設定す
ればよい。
〔発明の効果〕
以上のようにこの発明によれば、差動構成の入力段出力
段を有する可変増幅回路の各段の電流源をそれぞれ異な
る変化率で変化させることにより利得を制御するように
したため、大きな増幅度まで飽和することなく増幅度を
上げられ、また減衰方向にも制御範囲を狭めることがな
く、低歪で高ジ〜が得られる。
また定数m、n、j、  kの設定はトランジスタのエ
ミッタサイズのみで設定できるので9回路が複雑になる
ことはない。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す回路構成図。 第2図は一般的可変増幅回路を示す回路構成図。 第3図は第2図の回路の利得を制御する従来の制御装置
の回路構成図である。 1・・・・・・第1の増幅器、  2・・・・・・第2
の増幅器工人−・・・・第1の電流源、  IB・・・
・・・第2の電流源IE・・・・・・第3の電流源、 
 Qll、 Q12・・・・・・第1のカレントミラー
回路、   Q13.Q14・・・・・・第2のカレン
トミラー回路、   Qrs・・・第1のトランジスタ
、Q16・・・・・・第2のトランジスタ代理人 弁理
士  則 近 憲 佑 同 宇治 弘 第3図

Claims (1)

  1. 【特許請求の範囲】 差動接続された第1のトランジスタ対とこの第1のトラ
    ンジスタ対の電流源として動作する第1の電流源で構成
    される第1の増幅器と、この第1の増幅器の出力が供給
    される差動接続された第2のトランジスタ対とこの第2
    のトランジスタ対の電流源として動作する第2の電流源
    で構成された第2の増幅器を有する可変増幅回路と、 前記第1の増幅器に接続された入力信号源と、前記第2
    の増幅器に接続された出力端子と、第3の電流源からそ
    れぞれ第1第2トランジスタを介して入力電流が供給さ
    れ出力が前記第1第2トランジスタ対に接続されて前記
    第1第2の電流源として働く第3第4トランジスタ対で
    構成された第1第2のカレントミラー回路であって前記
    第3第4トランジスタ対の半導体チップ上のエミッタ面
    積比が異なるように構成された第1第2のカレントミラ
    ー回路と、 前記第1第2トランジスタを制御して前記第1第2のカ
    レントミラー回路の入力電流値を制御する制御手段とを
    具備したことを特徴とする可変増幅回路の利得制御装置
JP25836186A 1986-10-31 1986-10-31 可変増幅回路の利得制御装置 Pending JPS63114406A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25836186A JPS63114406A (ja) 1986-10-31 1986-10-31 可変増幅回路の利得制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25836186A JPS63114406A (ja) 1986-10-31 1986-10-31 可変増幅回路の利得制御装置

Publications (1)

Publication Number Publication Date
JPS63114406A true JPS63114406A (ja) 1988-05-19

Family

ID=17319165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25836186A Pending JPS63114406A (ja) 1986-10-31 1986-10-31 可変増幅回路の利得制御装置

Country Status (1)

Country Link
JP (1) JPS63114406A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273325U (ja) * 1985-10-24 1987-05-11

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273325U (ja) * 1985-10-24 1987-05-11

Similar Documents

Publication Publication Date Title
KR940007974B1 (ko) 전자회로
GB2122831A (en) Voltage to current converting amplifiers
JPS59184924A (ja) 電流源装置
JP2733962B2 (ja) 利得制御増幅器
JPS63114406A (ja) 可変増幅回路の利得制御装置
US5467045A (en) Integrator including an offset eliminating circuit and capable of operating with low voltage
JPS6013327B2 (ja) 直流制御型出力レベル調整回路
JPH0758562A (ja) コントロール電流生成回路
JPH066612Y2 (ja) 可変利得回路
JPS6066511A (ja) 対数圧縮増幅回路
JP2781850B2 (ja) 利得可変増幅回路
JPH01179507A (ja) 利得安定化差動増幅器
JP2532900Y2 (ja) リミッタ回路
JPS5925484B2 (ja) 電流ミラ−回路
JPS58108810A (ja) 可変利得増幅器
JPS59176910A (ja) 増幅回路
JPH031602A (ja) 自動利得制御増幅回路
JPS58201176A (ja) 加算・減算回路
JPH02211708A (ja) 可変利得増幅器
JPH0358603A (ja) 利得制御回路
JPS6161519A (ja) アナログスイツチ回路
JPH01137716A (ja) 自動利得制御増幅器
JPS58141012A (ja) バイアス回路
JPS584489B2 (ja) スイッチング回路
JPS60149213A (ja) 自動レベル調整回路