JPS63104472A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に、耐アルフ
ァ線強度を必要とする半導体集積回路装置に適用して有
効な技術に関するものである。

〔従来の技術〕

バイポーラＬＳＩにおいては、通常、バイポーラトラン
ジスタのコレゲタ用のｒｌ’型の埋め込み層（１３ｕｒ
ｉｅｄ　Ｌａｙｅｒ）が不純物濃度の均一な半導体基板
中に設けられている。これは、種々の方式の高速バイポ
ーラメモリＬＳＩにおいても、同様である（例えば、サ
イエンスフォーラム社、昭和５８年１１月２８日発行、
超ＬＳＩデバイスハンドブック、Ｔ）　３３９〜３４１
等）。

〔発明が解決しようとする問題点〕

しかしながら、ＬＳＩのパッケージ等から発生するアル
ファ線により次のような問題が生じる。

すなわち、このアルファ線が前記埋め込み層とこの埋め
込み層が設けられている半導体基板との接合付近に侵入
することにより電子・正孔対を発生する。この場合、正
孔は半導体基板の負電極側に集まっていく。一方、電子
は、ｒ１４型の埋め込み層に集まり、これは電気的にコ
レクタ電流が流れたことに相当するため、これが原因と
なって例えばフリップフロップ構成のメモリセルの情報
が反転してしまうことがある。すなわち、いわゆるアル
ファ線によるソフトエラーを生ずるという問題がある。

本発明の目的は、耐アルファ線強度の向上を図ることが
可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための゛［段］ 本願において開示される発明のうち、代表的なものの概
要を説明すれば、［ζ記のとおりである。

すなわち、半導体領域に隣隆する部分に才？ける半導体
基板中に高不純物濃度部を設けている、〔作　用〕 一■−記した手段によれば、半導体基板の高不純物濃度
部における不純物濃度勾配により発生する電界により、
アルファ線により発生したキャリアが半導体領域に到達
するのを効果的に防止することができると共に、半導体
領域と高不純物濃度部との接合における空乏層の幅が小
さいためにこの空乏層中で発生するキャリアの数が少な
いので、耐アルファ線強度の向上を図ることができる。

〔実施例〕

以下、本発明の構成について、一実施例に基づき図面を
参照しながら説明する。

なお、全回において、同一の機能を有するものには同一
の符号を付け、その繰り返しの説明は省略する。

第１図に示すように、本実施例によるバイポーラＲＡ　
Ｍ　（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅ＋ｎｏｒｙ）
においては、例えばｐ−型シリコン基板のような半導体
基板ｌの表面に例えばｒ１４型の埋め込み層２（半導体
領域）が設けられ、この半導体基板ｌ上に例えばｎ−型
シリ−；１− コンのエピタキシャル層３が設けられている。このエピ
タキシャル層３及び半導体基板ｌ中には、例えばＳｉＯ
２膜のようなフィールド絶縁膜４が設けられ、これによ
って素子間分離及び素子内の分離が行われている。

前記フィールド絶縁膜４で囲まれたエピタキシャル層３
中には、例えばｐ１型のベース領域５が設けられ、さら
にこのベース領域５中に例えばｎ゛型のエミッタ領域６
が設けられている。そして、このエミッタ領域６と、ベ
ース領域５と、このベース領域５の下方におけるエピタ
キシャル層３から成るコレクタ領域により、周辺回路及
びメモリセル用のｎｐｎ型バイポーラトランジスタが構
成されている。また、符号７は、埋め込み層２と接続さ
れている例えばｎ４型のコレクタ取り出し領域である。

さらに、符号８は、例えばＳｉＯ２膜のような絶縁膜で
あって、この絶縁膜８に設けられた開口８ａ〜８ｆを通
じて、電極９〜１４がそれぞれ設けられている。なお、
メモリセル部のｎｐｎ型バイポーラトランジスタにより
１例えばフリップフロツブ構成の情報記憶用メモリセル
が構成されている。

本実施例においては、上述の構成に加えて、メモリセル
部における前記埋め込み層２に隣接する部分の半導体基
板１中に、例えばｐ１型の高不純物濃度部１ａが設けら
れている。第２図は、第１図のＸ−Ｘ線に沿っての不純
物濃度分布を示すグラフである。この第２図に示すよう
に、前記高不純物濃度部１ａにおいては、例えば、埋め
込み層２との界面で不純物濃度が最大となり、半導体基
板１の深さ方向の距離と共に不純物濃度が減少して最終
的に半導体基板１の濃度となる、不純物濃度勾配を有す
る分布となっている。なお、前記高不純物濃度部１ａの
深さは、例えば０．５〜１．５μｍ程度とすることがで
き、埋め込み層２とこの高不純物濃度部１ａとの接合に
おける不純物濃度は例えば１０１６〜１０Ｉ８／ｃＩｉ
１程度とすることができる。上述の不純物（アクセプタ
）濃度勾配により、高不純物濃度部１ａには、 Ｅ　＝　（ｋＴ／ｑＮＡ）　（ｄＮＡ／ｄｘ）で表され
る電界が存在する９ここで、ｋ：ボルツマン定数、Ｔ：
絶対温度で表した温度、ｑ：電子電荷の絶対値、ＮＡニ
アクセブタ濃度、Ｘ：深さ方向の距離である。この電界
１）の人きさは、゛ｉ導体基板１の不純物濃度を例えば
Ｉ　Ｘ　Ｉ　Ｏ””／ｌ：ｄどし、高不純物濃度部１　
ａの深さを例えば１μｍ口とし。

さらにこの高不純物濃度部１ｎにｔ７ける不純物濃度分
布を直線で近似して１一式に基づいて＋ＩＬ算すると、
約２．６　Ｘ　１０ｓＶ／ｃ＋ｗトナ’Ｊ、コレｌ：ｔ
、　十分に大きな値である。従って、第１図に示すよう
にアルファ線の入射により電子・止孔対（電子を・で示
し、正孔を０で示す）が発生しても、埋め込み層２と高
不純物濃度部１ａとの接合における空乏層（破線で示す
）近傍への電子の拡散がこの電界によって妨げられ、こ
のため埋め込み層２中に電子が拡散するのを効果的に防
止することができる。さらに、この空乏層の幅は、前記
高不純物濃度部１ａを設けているため小さく、このため
空乏層内で発生する電子・１１ミ孔対の絶対数が少ない
。

従って、埋め込み層２に到達する電子数が少ない。

これらのことから、アルファ線により発生する電子のう
ち埋め込み層２中に取り込まれるものの数は極めて少な
く、このためアルファ線によりメモリセルの情報が反転
することによるソフトエラーを効果的に防止することが
できる。従って、耐アルファ線強度の向上を図ることが
できる。

一方、周辺回路部における埋め込み層２に隣接する部分
における半導体基板１には前記高不純物濃度部１ａは設
けられていないので、コレクター基板間の寄生容量は小
さく、このため周辺回路の高速動作化を図ることができ
る。

次に、１−述のように構成された本実施例によるバイポ
ーラＲＡＭを製造するためには、まず半導体基板ｌの表
面に例えばホウ素のようなｐ型不純物を例えば比較的高
エネルギー（例えば１５０ｋｅＶ程度）でメモリセル部
に選択的にイオン打ち込みし、次いで例えば比較的長時
間の引き伸ばし拡散を行うことによりＰ４型の高不純物
濃度部１ａを形成した後、バイポーラＲＡＭを製造する
ための従来公知の製造方法と同様の方法で、埋め込み７
一 層２、エピタキシャル層３、フィールド絶縁膜４、ベー
ス領域５、エミッタ領域６、コレクタ取り出し領域７、
絶縁膜８、電極９〜１４等を形成して、目的とするバイ
ポーラＲＡＭを完成させる。

以上、本発明者によってなされた発明を前記実施例に基
づき具体的に説明したが、本発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲において
種々変形し得ることは勿論である。

例えば、本発明は、ＣＭＯ８ＬＳＩにおいて半導体基板
中にこれと反対導電型のウェルが設けられている場合に
も適用することができる。また、本発明は、バイポーラ
ＲＡＭの他、バイポーラ論理ＬＳＩ等の各種半導体集積
回路装置に適用することができる。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

すなわち、ＬＳＩの性能を劣下させずに耐アルファ線強
度の向上を図ることが可能である。

【図面の簡単な説明】

第１図は、本発明の一実施例によるバイポーラＲＡＭを
示す断面図、 第２図は、第１図のＸ−Ｘ線に沿っての不純物濃度分布
を示すグラフである。 図中、ｌ・・・半導体基板、１ａ・・・高不純物濃度部
、２・・・埋め込み層、３・・・エピタキシャル層、４
・・・フィールド絶縁膜、５・・・ベース領域、６・・
・エミッタ領域、９〜１４・・・電極である。

Claims (1)

1. 【特許請求の範囲】 １、第１導電型の半導体基板中に設けられた第２導電型
   の半導体領域を有する半導体集積回路装置であって、前
   記半導体領域に隣接する部分における前記半導体基板中
   に高不純物濃度部を設けたことを特徴とする半導体集積
   回路装置。 ２、前記半導体領域がバイポーラトランジスタ用の埋め
   込み層であることを特徴とする特許請求の範囲第１項記
   載の半導体集積回路装置。 ３、前記半導体集積回路装置がバイポーラＬＳＩである
   ことを特徴とする特許請求の範囲第２項記載の半導体集
   積回路装置。 ４、前記半導体集積回路装置がメモリセル部と周辺回路
   部とを有するバイポーラＲＡＭであり、前記メモリセル
   部を構成するバイポーラトランジスタ用の前記埋め込み
   層に隣接する部分における前記半導体基板中に高不純物
   濃度部を設けたことを特徴とする特許請求の範囲第２項
   記載の半導体集積回路装置。