JPS6298772A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6298772A JPS6298772A JP23900285A JP23900285A JPS6298772A JP S6298772 A JPS6298772 A JP S6298772A JP 23900285 A JP23900285 A JP 23900285A JP 23900285 A JP23900285 A JP 23900285A JP S6298772 A JPS6298772 A JP S6298772A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- gate
- rgk2
- rgk
- temperature coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000035945 sensitivity Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- -1 As (arsenic) Chemical class 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、PNPN構造を有する半導体装置に関するも
ので、特にサイリスタあるいはトライアックなどのスイ
ッチング素子に使用されるものである。
ので、特にサイリスタあるいはトライアックなどのスイ
ッチング素子に使用されるものである。
[発明の技術的背景]
一般に、PNP、N構造を有する半導体装置、特にサイ
リスクあるいはトライアックなどのスイッチング素子は
、第3図に示すように、ゲート電極Gとカソード電極に
との間に抵抗RGKを接続し、このゲート抵抗ROKに
よりゲート感度(最小トリガ電流)を決定している。ゲ
ート抵抗RGKとゲート感度とは、第4図に示すように
負の相関があり、ゲート抵抗RGKの抵抗値が大きけれ
ば大きいほどゲート感度は高くなり、オンさせるために
必要な最小トリガ電流JOTは小さくなるという利点を
有する。しかし、その反面、第5図に示すように、ゲー
ト抵抗RGKの抵抗値が大きくなればなるほど急峻な立
上り電圧により誤点弧してしまう特性(以下、d v
/ d を特性と略記する)が悪くなる。すなわち、d
v/dt耐量か小さくなるという欠点を有している。し
たがって、素子の設計時において、このゲート抵抗RG
Kの最適化が重要になる。このゲート抵抗RGKは、一
般に素子本体に内蔵されており、拡散領域で形成する拡
散抵抗か、あるいはポリシリコン、金属など1三よる配
線抵抗かのどちらかで形成されている。
リスクあるいはトライアックなどのスイッチング素子は
、第3図に示すように、ゲート電極Gとカソード電極に
との間に抵抗RGKを接続し、このゲート抵抗ROKに
よりゲート感度(最小トリガ電流)を決定している。ゲ
ート抵抗RGKとゲート感度とは、第4図に示すように
負の相関があり、ゲート抵抗RGKの抵抗値が大きけれ
ば大きいほどゲート感度は高くなり、オンさせるために
必要な最小トリガ電流JOTは小さくなるという利点を
有する。しかし、その反面、第5図に示すように、ゲー
ト抵抗RGKの抵抗値が大きくなればなるほど急峻な立
上り電圧により誤点弧してしまう特性(以下、d v
/ d を特性と略記する)が悪くなる。すなわち、d
v/dt耐量か小さくなるという欠点を有している。し
たがって、素子の設計時において、このゲート抵抗RG
Kの最適化が重要になる。このゲート抵抗RGKは、一
般に素子本体に内蔵されており、拡散領域で形成する拡
散抵抗か、あるいはポリシリコン、金属など1三よる配
線抵抗かのどちらかで形成されている。
[背景技術の問題点コ
上記拡散抵抗および配線抵抗は、第2図に示すように正
負いずれかの温度係数を有している。したかって、動作
温度により抵抗値が変化する。たとえば、正の温度係数
をもつ抵抗でゲート抵抗RGKを形成した場合、動作温
度が高くなると抵抗値は大きくなる。すると、ゲート感
度は高くなるが、d v / d を耐量は小さくなり
、誤動作し易くなる。また、逆に動作温度が低くなると
抵抗値は小さくなる。すると、dv/dt耐量は大きく
なるが、ゲート感度は低くなり、動作温度変化前に設定
したゲート入力電流1.ではスイッチング素子はオンで
きなくなるという欠点を有する。負の温度係数をもつ抵
抗を用いた場合は、温度による抵抗値の変化は逆になる
だけで特性的には同様である。
負いずれかの温度係数を有している。したかって、動作
温度により抵抗値が変化する。たとえば、正の温度係数
をもつ抵抗でゲート抵抗RGKを形成した場合、動作温
度が高くなると抵抗値は大きくなる。すると、ゲート感
度は高くなるが、d v / d を耐量は小さくなり
、誤動作し易くなる。また、逆に動作温度が低くなると
抵抗値は小さくなる。すると、dv/dt耐量は大きく
なるが、ゲート感度は低くなり、動作温度変化前に設定
したゲート入力電流1.ではスイッチング素子はオンで
きなくなるという欠点を有する。負の温度係数をもつ抵
抗を用いた場合は、温度による抵抗値の変化は逆になる
だけで特性的には同様である。
[発明の目的コ
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、広い動作温度の範囲で常に安定した特性
が得られる半導体装置を提供することにある。
するところは、広い動作温度の範囲で常に安定した特性
が得られる半導体装置を提供することにある。
[発明の概要]
本発明は上記目的を達成するために、ゲート抵抗を負の
温度係数を有する抵抗と正の温度係数をaする抵抗との
直列接続により形成することで、温度による抵抗値の変
化を無くし、広い動作温度の範囲で常に安定した特性を
得るようにしたものである。
温度係数を有する抵抗と正の温度係数をaする抵抗との
直列接続により形成することで、温度による抵抗値の変
化を無くし、広い動作温度の範囲で常に安定した特性を
得るようにしたものである。
[発明の実施例]
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明に係る半導体装置の一例としてラテラル
形PNPN構造のサイリスクを示すものである。まず、
N形の半導体基板1の表面に第1゜第2半導体領域2,
3が、BSG (ボロン・シリケートガラス)などの拡
散源からの拡散か、あるいはB(ボロン)などのイオン
注入により表面濃度1x10”’ 〜1xlO” E
l/a3]程度で形成される。次に、第3半導体領域
4が、半導体基板1の表面に第2半導体領域3からある
一定距離、第1.第2半導体領域2,3と同様な方法に
より表面濃度 lX10’6〜lX1017[1/α3
]程度で形成される。次に、第4半導体領域5が、第2
半導体領域3内の表面にPSG(リン・シリケートガラ
ス)などの拡散源からの拡散か、あるいはP(リン)、
As (ヒ素)などのイオン注入により表面濃度lX1
020〜1×102+[1/CT113]程度で形成さ
れる。次に、半導体基板1の表面に絶縁膜6が形成され
、この絶縁膜6上にB、P、Asなどの不純物がイオン
注入により注入されたポリシリコン層7が形成される。
形PNPN構造のサイリスクを示すものである。まず、
N形の半導体基板1の表面に第1゜第2半導体領域2,
3が、BSG (ボロン・シリケートガラス)などの拡
散源からの拡散か、あるいはB(ボロン)などのイオン
注入により表面濃度1x10”’ 〜1xlO” E
l/a3]程度で形成される。次に、第3半導体領域
4が、半導体基板1の表面に第2半導体領域3からある
一定距離、第1.第2半導体領域2,3と同様な方法に
より表面濃度 lX10’6〜lX1017[1/α3
]程度で形成される。次に、第4半導体領域5が、第2
半導体領域3内の表面にPSG(リン・シリケートガラ
ス)などの拡散源からの拡散か、あるいはP(リン)、
As (ヒ素)などのイオン注入により表面濃度lX1
020〜1×102+[1/CT113]程度で形成さ
れる。次に、半導体基板1の表面に絶縁膜6が形成され
、この絶縁膜6上にB、P、Asなどの不純物がイオン
注入により注入されたポリシリコン層7が形成される。
そして、第1.第2.第3.第4半導体領域2,3,4
.5を外部に臨ませるため、絶縁膜6にコンタクト13
,9,10.11が開けられ、このコンタクト8,9,
10.11上に第1.第2、第3.第4電極12,13
.14.15が形成される。ここで、第3.第4半導体
領域4,5を外部に臨ませるための第3.第4電極14
゜15はそれぞれポリシリコン層7の両端に接している
。以上のようにして、ラテラル形P N P N t(
■造のサイリスタが形成される。
.5を外部に臨ませるため、絶縁膜6にコンタクト13
,9,10.11が開けられ、このコンタクト8,9,
10.11上に第1.第2、第3.第4電極12,13
.14.15が形成される。ここで、第3.第4半導体
領域4,5を外部に臨ませるための第3.第4電極14
゜15はそれぞれポリシリコン層7の両端に接している
。以上のようにして、ラテラル形P N P N t(
■造のサイリスタが形成される。
このように構成された半導体装置において、第3半導体
領域4は拡散抵抗RGK+となり、ポリシリコン層7は
配線抵抗RGK2となる。この拡散抵抗RG K 1と
配線抵抗RGK2とは第3電極14によって直列に接続
される。したがって、第2電極13 (ゲート)と第4
電極(カソード)との間の抵抗RGKは拡散抵抗RG
K 1と配線抵抗RGK2との和であり、 RQK−R
CiK++RGK2となる。ここで、第2図に示すよう
に、第3半導体領域4による拡散抵抗RGK+は正の温
度係数を有する抵抗であり、動作温度(Ta)が高くな
ると抵抗値が大きくなる。ポリシリコン層7による配線
抵抗RGK2は負の温度係数を有する抵抗であり、動作
温度が高くなると抵抗値が小さくなる。たとえば、拡散
抵抗でゲート抵抗RGKを形成した場合、動作温度が高
くなると抵抗値は大きくなる。すると、ゲート感度は高
くなるが、d v / d を耐量は小さくなり、誤動
作し易くなる。また、逆に動作温度が低くなると抵抗値
は小さくなる。すると、d v / d を耐量は大き
くなるか、ゲート感度は低くなり、動作温度変化前に設
定したゲート入力電流1.ではサイリスク、トライアッ
クなどのスイッチング素子はオンできなくなる。一方、
配線抵抗でゲート抵抗RGKを形成した場合、負の温度
係数を有するため、温度による抵抗値の変化は拡散抵抗
の場合と逆になるたけて特性的には同じである。本発明
では、上述したようにゲート抵抗RGKが正の温度係数
を有する拡散抵抗RGK+と負の温度係数を存する配線
抵抗RGK2との直列接続になっている。したかって、
正負それぞれの温度係数を適当な値に設定することによ
り、動作温度が変化してもゲート抵抗RGKの抵抗値は
変化しない。動作温度が変化してもゲート抵抗RGKの
抵抗値は変化しないため、動作温度の変化によるゲート
感度(最小トリガ電流)およびd v / d を耐量
の変化がなく、広い動作温度範囲で常に安定した特性の
半導体装置が実現できる。
領域4は拡散抵抗RGK+となり、ポリシリコン層7は
配線抵抗RGK2となる。この拡散抵抗RG K 1と
配線抵抗RGK2とは第3電極14によって直列に接続
される。したがって、第2電極13 (ゲート)と第4
電極(カソード)との間の抵抗RGKは拡散抵抗RG
K 1と配線抵抗RGK2との和であり、 RQK−R
CiK++RGK2となる。ここで、第2図に示すよう
に、第3半導体領域4による拡散抵抗RGK+は正の温
度係数を有する抵抗であり、動作温度(Ta)が高くな
ると抵抗値が大きくなる。ポリシリコン層7による配線
抵抗RGK2は負の温度係数を有する抵抗であり、動作
温度が高くなると抵抗値が小さくなる。たとえば、拡散
抵抗でゲート抵抗RGKを形成した場合、動作温度が高
くなると抵抗値は大きくなる。すると、ゲート感度は高
くなるが、d v / d を耐量は小さくなり、誤動
作し易くなる。また、逆に動作温度が低くなると抵抗値
は小さくなる。すると、d v / d を耐量は大き
くなるか、ゲート感度は低くなり、動作温度変化前に設
定したゲート入力電流1.ではサイリスク、トライアッ
クなどのスイッチング素子はオンできなくなる。一方、
配線抵抗でゲート抵抗RGKを形成した場合、負の温度
係数を有するため、温度による抵抗値の変化は拡散抵抗
の場合と逆になるたけて特性的には同じである。本発明
では、上述したようにゲート抵抗RGKが正の温度係数
を有する拡散抵抗RGK+と負の温度係数を存する配線
抵抗RGK2との直列接続になっている。したかって、
正負それぞれの温度係数を適当な値に設定することによ
り、動作温度が変化してもゲート抵抗RGKの抵抗値は
変化しない。動作温度が変化してもゲート抵抗RGKの
抵抗値は変化しないため、動作温度の変化によるゲート
感度(最小トリガ電流)およびd v / d を耐量
の変化がなく、広い動作温度範囲で常に安定した特性の
半導体装置が実現できる。
[発明の効果コ
以上詳述したように本発明によれば、広い動作温度の範
囲で常に安定した特性が得られる半導体装置を提供でき
る。
囲で常に安定した特性が得られる半導体装置を提供でき
る。
第1図は本発明の一実施例を示す断面図、第2図は拡散
抵抗および配線抵抗と動作温度との関係を示す特性図、
第3図は従来のPNPN構造を有する半導体装置のモデ
ル図、第4図はゲート抵抗と最小トリガ電流との関係を
示す特性図、第5図はゲート抵抗とdv/dt耐量との
関係を示す特性図である。 1・・・半導体基板、2,3,4.5・・・半導体領域
、6・・・絶縁膜、7・−・ポリシリコン層、8,9,
10゜11・・・コンタクト、12,13,14.15
・・・電極、RGK・・・ゲート抵抗、RGK+・・・
拡散抵抗、RGK2 ・・配線抵抗。 出願人代理人 弁理士 鈴江武彦 第1図 Ta(”C) 第2図 第3 RGK (K羽 第4図 RGKzユ〕 第5図
抵抗および配線抵抗と動作温度との関係を示す特性図、
第3図は従来のPNPN構造を有する半導体装置のモデ
ル図、第4図はゲート抵抗と最小トリガ電流との関係を
示す特性図、第5図はゲート抵抗とdv/dt耐量との
関係を示す特性図である。 1・・・半導体基板、2,3,4.5・・・半導体領域
、6・・・絶縁膜、7・−・ポリシリコン層、8,9,
10゜11・・・コンタクト、12,13,14.15
・・・電極、RGK・・・ゲート抵抗、RGK+・・・
拡散抵抗、RGK2 ・・配線抵抗。 出願人代理人 弁理士 鈴江武彦 第1図 Ta(”C) 第2図 第3 RGK (K羽 第4図 RGKzユ〕 第5図
Claims (4)
- (1)PNPN構造を有する半導体装置において、ゲー
ト・カソード間に接続されるゲート抵抗が負の温度係数
を有する抵抗と正の温度係数を有する抵抗との直列接続
により形成されることを特徴とする半導体装置。 - (2)前記負の温度係数を有する抵抗を金属で形成した
ことを特徴とする特許請求の範囲第1項記載の半導体装
置。 - (3)前記負の温度係数を有する抵抗をポリシリコンで
形成したことを特徴とする特許請求の範囲第1項記載の
半導体装置。 - (4)前記正の温度係数を有する抵抗を半導体領域の拡
散による拡散抵抗で形成したことを特徴とする特許請求
の範囲第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23900285A JPS6298772A (ja) | 1985-10-25 | 1985-10-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23900285A JPS6298772A (ja) | 1985-10-25 | 1985-10-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6298772A true JPS6298772A (ja) | 1987-05-08 |
Family
ID=17038433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23900285A Pending JPS6298772A (ja) | 1985-10-25 | 1985-10-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6298772A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012526381A (ja) * | 2009-05-08 | 2012-10-25 | クリー インコーポレイテッド | 非負の温度係数及び関連した制御回路を有するワイド・バンドギャップ・バイポーラ・ターンオフ・サイリスタ |
US9014654B2 (en) | 2011-12-09 | 2015-04-21 | Murata Manufacturing Co., Ltd. | Semiconductor apparatus |
-
1985
- 1985-10-25 JP JP23900285A patent/JPS6298772A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012526381A (ja) * | 2009-05-08 | 2012-10-25 | クリー インコーポレイテッド | 非負の温度係数及び関連した制御回路を有するワイド・バンドギャップ・バイポーラ・ターンオフ・サイリスタ |
US9014654B2 (en) | 2011-12-09 | 2015-04-21 | Murata Manufacturing Co., Ltd. | Semiconductor apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3283221A (en) | Field effect transistor | |
JP3644697B2 (ja) | 電力mos装置用集積構造電流感知抵抗 | |
US4216490A (en) | Static induction transistor | |
GB2077496A (en) | Integrated r-c network devices | |
JPS5864059A (ja) | 高耐圧抵抗素子 | |
JPS6298772A (ja) | 半導体装置 | |
US3631313A (en) | Resistor for integrated circuit | |
JPS6350070A (ja) | 縦型mos電界効果トランジスタ | |
JPH02268462A (ja) | 半導体装置 | |
JPH0396267A (ja) | 半導体集積回路装置 | |
JPS5853864A (ja) | 半導体可変容量素子 | |
JPS5933985B2 (ja) | 半導体装置 | |
JPS6338266A (ja) | 定電圧ダイオ−ド | |
KR100231890B1 (ko) | 플레이너형 트라이악 소자 및 그의 제조방법 | |
JPH09260588A (ja) | 半導体装置 | |
JPH0536902A (ja) | 半導体装置 | |
JPH04130658A (ja) | 半導体装置用多結晶シリコン抵抗 | |
JPH09148337A (ja) | バイポーラトランジスタ及びその製造方法 | |
JPH031393A (ja) | デジタル動作に適した半導体装置 | |
JPS593866B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
JPS6064461A (ja) | 半導体装置 | |
JPH04179162A (ja) | 半導体装置の製造方法 | |
JPS612357A (ja) | 半導体装置 | |
JPS6352468A (ja) | 抵抗素子 | |
JPS61191062A (ja) | 半導体抵抗装置 |