JPH0536902A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0536902A JPH0536902A JP3209759A JP20975991A JPH0536902A JP H0536902 A JPH0536902 A JP H0536902A JP 3209759 A JP3209759 A JP 3209759A JP 20975991 A JP20975991 A JP 20975991A JP H0536902 A JPH0536902 A JP H0536902A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- film
- oxygen
- polycrystalline silicon
- atm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 低抵抗温度係数で高抵抗の抵抗素子を得る。
【構成】 ２〜９ａｔｍ％の酸素を含有した多結晶シリ
コン膜で抵抗素子を形成する。
コン膜で抵抗素子を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に抵抗
温度係数が小さな高抵抗の抵抗素子を有する半導体装置
に関する。
温度係数が小さな高抵抗の抵抗素子を有する半導体装置
に関する。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ、ＶＬＳＩ等の半導体装置
の内部回路には回路素子としてトランジスタ、ダイオー
ドのほか抵抗素子を必要とする場合が少なくない。
の内部回路には回路素子としてトランジスタ、ダイオー
ドのほか抵抗素子を必要とする場合が少なくない。
【０００３】そして、半導体装置内の抵抗素子として従
来多く用いられたのが拡散抵抗であるが、拡散抵抗は抵
抗温度係数が大きく、従って抵抗値の温度依存性が小さ
いことが要求されるものについては用いることができな
かった。
来多く用いられたのが拡散抵抗であるが、拡散抵抗は抵
抗温度係数が大きく、従って抵抗値の温度依存性が小さ
いことが要求されるものについては用いることができな
かった。
【０００４】そこで、従来において温度依存性の小さな
抵抗素子は多結晶シリコン膜により形成された。
抵抗素子は多結晶シリコン膜により形成された。
【０００５】
【発明が解決しようとする課題】しかしながら、多結晶
シリコン膜による抵抗素子においても抵抗温度係数が充
分に小さいとはいえなかった。特に高抵抗の抵抗素子を
得ようとすると、抵抗温度係数が大きくなった。そし
て、ＳＲＡＭのメモリセルの負荷抵抗を大きくする要求
が強くなっていることをはじめとして高抵抗の抵抗素子
の必要性が非常に高くなっており、低い温度依存性で高
い抵抗値の抵抗素子の提供が不可欠となりつつある。
シリコン膜による抵抗素子においても抵抗温度係数が充
分に小さいとはいえなかった。特に高抵抗の抵抗素子を
得ようとすると、抵抗温度係数が大きくなった。そし
て、ＳＲＡＭのメモリセルの負荷抵抗を大きくする要求
が強くなっていることをはじめとして高抵抗の抵抗素子
の必要性が非常に高くなっており、低い温度依存性で高
い抵抗値の抵抗素子の提供が不可欠となりつつある。
【０００６】本発明はこのような問題点を解決すべく為
されたものであり、高抵抗で抵抗値の温度依存性の小さ
い抵抗素子を有した半導体装置を提供することを目的と
する。
されたものであり、高抵抗で抵抗値の温度依存性の小さ
い抵抗素子を有した半導体装置を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明半導体装置は、２
〜９ａｔｍ％の酸素を含有した多結晶シリコン膜からな
る抵抗素子を有することを特徴とする。
〜９ａｔｍ％の酸素を含有した多結晶シリコン膜からな
る抵抗素子を有することを特徴とする。
【０００８】
【実施例】以下、本発明半導体装置を図示実施例に従っ
て詳細に説明する。図１は本発明半導体装置の一つの実
施例を示す断面図である。図面において、１は半導体基
板、２はフィールド絶縁膜、３は該フィールド絶縁膜２
上に形成された２〜９ａｔｍ％の酸素を含有した多結晶
シリコン膜で、抵抗素子を成す。
て詳細に説明する。図１は本発明半導体装置の一つの実
施例を示す断面図である。図面において、１は半導体基
板、２はフィールド絶縁膜、３は該フィールド絶縁膜２
上に形成された２〜９ａｔｍ％の酸素を含有した多結晶
シリコン膜で、抵抗素子を成す。
【０００９】４は層間絶縁膜、５、５、…は該層間絶縁
膜４に形成された電極取り出し用のコンタクトホール、
６、６は抵抗素子の電極で、例えばアルミニウムからな
る。
膜４に形成された電極取り出し用のコンタクトホール、
６、６は抵抗素子の電極で、例えばアルミニウムからな
る。
【００１０】図１に示す半導体装置の抵抗素子の形成
は、例えば次のように行われる。先ず、フィールド絶縁
膜２の形成後、酸素を含有した多結晶シリコン膜３をＣ
ＶＤにより形成する。このＣＶＤは、温度が約５００〜
９００℃、例えば６１０℃、真空度が約２００ｍＴｏｒ
ｒ〜１０Ｔｏｒｒ、例えば０．４５Ｔｏｒｒ、供給ガス
Ｎ2 Ｏ又はＯ2 ／ＳｉＨ4 （Ｎ2 Ｏ又はＯ2 の流量比
０．０１〜０．３、例えば０．０２４）の条件で行い、
酸素を含有した多結晶シリコン膜３の膜厚を例えば１１
００オングストロームにする。
は、例えば次のように行われる。先ず、フィールド絶縁
膜２の形成後、酸素を含有した多結晶シリコン膜３をＣ
ＶＤにより形成する。このＣＶＤは、温度が約５００〜
９００℃、例えば６１０℃、真空度が約２００ｍＴｏｒ
ｒ〜１０Ｔｏｒｒ、例えば０．４５Ｔｏｒｒ、供給ガス
Ｎ2 Ｏ又はＯ2 ／ＳｉＨ4 （Ｎ2 Ｏ又はＯ2 の流量比
０．０１〜０．３、例えば０．０２４）の条件で行い、
酸素を含有した多結晶シリコン膜３の膜厚を例えば１１
００オングストロームにする。
【００１１】次に、酸素を含有した多結晶シリコン膜３
に不純物をイオン打込みして抵抗値を調整する。このイ
オン打込みは、例えば、ＢＦ2 +を６０ＫｅＶのエネル
ギーで、１．５×１０14〜１．１×１０15／ｃｍ2 程度
打込むことにより行う。その後、例えば１０００℃の温
度で熱処理する。これにより抵抗値の調整が終了する。
に不純物をイオン打込みして抵抗値を調整する。このイ
オン打込みは、例えば、ＢＦ2 +を６０ＫｅＶのエネル
ギーで、１．５×１０14〜１．１×１０15／ｃｍ2 程度
打込むことにより行う。その後、例えば１０００℃の温
度で熱処理する。これにより抵抗値の調整が終了する。
【００１２】しかる後、層間絶縁膜４の形成、選択エッ
チングによるコンタクトホール５、５の形成、電極膜６
の形成及び該電極膜６のパターニングによる電極形成を
行う。
チングによるコンタクトホール５、５の形成、電極膜６
の形成及び該電極膜６のパターニングによる電極形成を
行う。
【００１３】尚、酸素を含有した多結晶シリコン膜３の
形成は、多結晶シリコン膜をＣＶＤにより形成した後、
該多結晶シリコン膜に酸素イオンを打込むことにより行
うことができる。また、抵抗値調整のための不純物のイ
オン打込みは酸素イオンの打込みと同時に行っても良
い。そして、抵抗値調整のためのイオン打込みする不純
物はＢＦ2に限らず、例えばＡｓ、Ｐ、Ｓｂ等種々の導
電性不純物を用いることができる。
形成は、多結晶シリコン膜をＣＶＤにより形成した後、
該多結晶シリコン膜に酸素イオンを打込むことにより行
うことができる。また、抵抗値調整のための不純物のイ
オン打込みは酸素イオンの打込みと同時に行っても良
い。そして、抵抗値調整のためのイオン打込みする不純
物はＢＦ2に限らず、例えばＡｓ、Ｐ、Ｓｂ等種々の導
電性不純物を用いることができる。
【００１４】図２は２、４、９の各ａｔｍ％酸素含有多
結晶シリコン膜３からなる抵抗素子の導電率・抵抗温度
係数相関図であり、１点鎖線は２ａｔｍ％、実線は４ａ
ｔｍ％、２点鎖線は９ａｔｍ％の場合を示す。尚、破線
は多結晶シリコン膜（即ち、０ａｔｍ％）の場合を示
す。図２から明らかなように概ね同じ抵抗温度係数だと
本実施例の方がより高抵抗にできる。但し、４ａｔｍ％
だと−５００〜−１５００ｐｐｍ／℃の範囲でのみ本実
施例の方が高抵抗の抵抗素子が得られる。そして、抵抗
温度係数は±１０００ｐｐｍ／℃は許容されるので、本
発明によれば、許容抵抗温度係数範囲内でより高抵抗の
抵抗素子を得ることができるということが言える。具体
的には、許容抵抗温度係数範囲内で約１．３倍程度高抵
抗化することができた。
結晶シリコン膜３からなる抵抗素子の導電率・抵抗温度
係数相関図であり、１点鎖線は２ａｔｍ％、実線は４ａ
ｔｍ％、２点鎖線は９ａｔｍ％の場合を示す。尚、破線
は多結晶シリコン膜（即ち、０ａｔｍ％）の場合を示
す。図２から明らかなように概ね同じ抵抗温度係数だと
本実施例の方がより高抵抗にできる。但し、４ａｔｍ％
だと−５００〜−１５００ｐｐｍ／℃の範囲でのみ本実
施例の方が高抵抗の抵抗素子が得られる。そして、抵抗
温度係数は±１０００ｐｐｍ／℃は許容されるので、本
発明によれば、許容抵抗温度係数範囲内でより高抵抗の
抵抗素子を得ることができるということが言える。具体
的には、許容抵抗温度係数範囲内で約１．３倍程度高抵
抗化することができた。
【００１５】尚、多結晶シリコン膜３の酸素の含有率を
高くすることにより高抵抗化することができるが、しか
し、酸素含有率を変化すると多結晶シリコン膜の導電率
制御性が変化し、導電率を適宜コントロールできるよう
にするには酸素含有率を２〜９ａｔｍ％にする必要があ
る。図３はそのことを示す酸素含有率・抵抗率制御性相
関図である。即ち、酸素含有率が４ａｔｍ％の場合、同
じ抵抗温度係数幅で変化できる導電率の範囲が広いが、
それより大きくなっても小さくなっても変化できる導電
率の範囲が狭くなり、導電率のコントロール、延いては
抵抗値のコントロールが難しくなる。これ等のコントロ
ールが可能なるように許容抵抗温度係数内で高抵抗を得
るには酸素含有率を２〜９ａｔｍ％にすることが必要な
のである。
高くすることにより高抵抗化することができるが、しか
し、酸素含有率を変化すると多結晶シリコン膜の導電率
制御性が変化し、導電率を適宜コントロールできるよう
にするには酸素含有率を２〜９ａｔｍ％にする必要があ
る。図３はそのことを示す酸素含有率・抵抗率制御性相
関図である。即ち、酸素含有率が４ａｔｍ％の場合、同
じ抵抗温度係数幅で変化できる導電率の範囲が広いが、
それより大きくなっても小さくなっても変化できる導電
率の範囲が狭くなり、導電率のコントロール、延いては
抵抗値のコントロールが難しくなる。これ等のコントロ
ールが可能なるように許容抵抗温度係数内で高抵抗を得
るには酸素含有率を２〜９ａｔｍ％にすることが必要な
のである。
【００１６】
【発明の効果】本発明半導体装置は、２〜９ａｔｍ％の
酸素を含有した多結晶シリコン膜からなる抵抗素子を有
することを特徴とするものであり、以上に述べたところ
から明らかなように、本発明半導体装置によれば、低抵
抗温度係数で高抵抗の抵抗素子を具備できる。
酸素を含有した多結晶シリコン膜からなる抵抗素子を有
することを特徴とするものであり、以上に述べたところ
から明らかなように、本発明半導体装置によれば、低抵
抗温度係数で高抵抗の抵抗素子を具備できる。
【図面の簡単な説明】
【図１】本発明半導体装置の一つの実施例を示す断面図
である。
である。
【図２】多結晶シリコン膜のシート抵抗率・抵抗温度係
数相関図で、実線が４ａｔｍ％の酸素含有多結晶シリコ
ン膜の場合を、１点鎖線が２ａｔｍ％酸素含有多結晶シ
リコン膜の場合を、２点鎖線が９ａｔｍ％酸素含有多結
晶シリコン膜の場合を、破線が従来の多結晶シリコン膜
（０ａｔｍ％酸素含有）の場合を示す。
数相関図で、実線が４ａｔｍ％の酸素含有多結晶シリコ
ン膜の場合を、１点鎖線が２ａｔｍ％酸素含有多結晶シ
リコン膜の場合を、２点鎖線が９ａｔｍ％酸素含有多結
晶シリコン膜の場合を、破線が従来の多結晶シリコン膜
（０ａｔｍ％酸素含有）の場合を示す。
【図３】酸素含有率・抵抗率制御性相関図である。
３ ２〜９ａｔｍ％の酸素を含有した多結晶シリコン膜
Claims (1)
- 【特許請求の範囲】 【請求項１】 ２〜９ａｔｍ％の酸素を含有した多結晶
シリコン膜からなる抵抗素子を有することを特徴とする
半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209759A JPH0536902A (ja) | 1991-07-25 | 1991-07-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209759A JPH0536902A (ja) | 1991-07-25 | 1991-07-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536902A true JPH0536902A (ja) | 1993-02-12 |
Family
ID=16578161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3209759A Pending JPH0536902A (ja) | 1991-07-25 | 1991-07-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536902A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786515A (ja) * | 1993-09-16 | 1995-03-31 | Nec Corp | ポリシリコン抵抗体の形成方法 |
| JPH07122655A (ja) * | 1993-10-20 | 1995-05-12 | Nec Corp | スタチック型半導体記憶装置 |
| US6661095B2 (en) * | 2002-02-20 | 2003-12-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
-
1991
- 1991-07-25 JP JP3209759A patent/JPH0536902A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786515A (ja) * | 1993-09-16 | 1995-03-31 | Nec Corp | ポリシリコン抵抗体の形成方法 |
| JPH07122655A (ja) * | 1993-10-20 | 1995-05-12 | Nec Corp | スタチック型半導体記憶装置 |
| US6661095B2 (en) * | 2002-02-20 | 2003-12-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6610569B1 (en) | Semiconductor device and process of producing the same | |
| US5719410A (en) | Semiconductor device wiring or electrode | |
| US5187559A (en) | Semiconductor device and process for producing same | |
| US5536962A (en) | Semiconductor device having a buried channel transistor | |
| US4785342A (en) | Static random access memory having structure of first-, second- and third-level conductive films | |
| US5622884A (en) | Method for manufacturing a semiconductor memory cell and a polysilicon load resistor of the semiconductor memory cell | |
| US7038297B2 (en) | Semiconductor diffused resistors with optimized temperature dependence | |
| JPH0536902A (ja) | 半導体装置 | |
| KR920009372B1 (ko) | 반도체장치의 제조방법 | |
| JP3054937B2 (ja) | 半導体装置とその製造方法 | |
| US5952721A (en) | Semiconductor device having oxygen-doped silicon layer so as to restrict diffusion from heavily doped silicon layer | |
| JPH056980A (ja) | 半導体装置及びその製造方法 | |
| JPH10144871A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH09260588A (ja) | 半導体装置 | |
| JP2656346B2 (ja) | 半導体装置の製造方法 | |
| JPS5916361A (ja) | 半導体装置の製造方法 | |
| JPH06252349A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2911255B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000100972A (ja) | 半導体装置 | |
| JPS6124827B2 (ja) | ||
| JPH0737992A (ja) | 半導体装置の製造方法 | |
| JPH09115859A (ja) | 半導体電極およびその製造方法 | |
| JPS6398145A (ja) | 半導体装置の製造方法 | |
| JPS60262454A (ja) | 半導体装置の製造方法 | |
| JPH1084049A (ja) | 半導体記憶装置 |