JPS6288064A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像処理装置の改良に関し、更に詳細には画像
処理速度を高速化した画像処理装置に関するものである
。

〔従来の技術〕

近年、物体をＣＣＤカメラ等の撮像装置で撮像して得ら
れた映像信号をディジタルデータに変換し、この後ノイ
ズ除去１輸郭抽出等の画像処理を行なうということが種
々の分野で行なわれるようになってきている。

第２図は従来のこの種の装置の一例を示すブロック線図
であり、２１はＣＣＤカメラ等の撮像装置、２２はビデ
オデジタイザ、Ｚ３は１画面分のディジタルデータを記
１，０するフレームメモリ、２４はマイクロプロセッサ
、２５は表示装置、２６はマイクロプロセッサ２４の動
作を制御する制御プログラム等が記憶されているメモリ
である。

ビデオデジタイザ２２は撮像装置２１からの撮像信号を
所定の周期でサンプリングすることによりディジタルデ
ータを作成するものであり、作成されたディジタルデー
タは１画面分の記憶容量を有するフレームメモリ２３に
記憶される。また、マイクロプロセッサ２４はフレーム
メモリ２３に記憶されている１画面分のディジタルデー
タをメモリ２６に記憶されているプログラムに従って処
理することにより、画像のノイズ除去２輸郭抽出等を行
なうものである。尚、ノイズ除去２輸郭抽出等の処理が
行なわれたデータは再びフレームメモリ２４に記憶され
るものである。また、表示装置５はフレームメモリ詔に
記憶されているデータを読込み、フレームメモリ２３の
記憶内容に対応した表示を行なうものである。

〔発明が解決しようとする問題点〕

しかし、第２図に示した従来装置はフレームメモリが１
個しＶ設けられていなかったので、ディジタルデータを
フレームメモリ２３に書込んでいる間及びフレームメモ
リ詔を表示装置２５で表示している間はマイクロプロセ
ッサ２４による処理を実行することはできず、このため
画像処理を高速化することが難しい問題があった。

本発明は前述の如き問題点を解決したものであり、その
目的は画像処理を高速化できるようにすることにある。

〔問題点を解決するための手段〕

本発明は前述の如き問題点を解決するため、撮（象手段
からの映像信号基づいてディジタルデータを作成するデ
ィジタルデータ作成手段と、該ディジタルデータ作成手
段で作成されたディジタルデータを１画面分記（１する
比較的低速な第１のフレームメモリと、１画面分の記憶
容量を有する比較的高速な第２のフレームメモリと、１
行分の記憶容量を有するラインバッファと、前記第２の
フレームメモリに記憶されたディジタルデータに対して
画像処理を行なう処理手段と、前記第１のフレームメモ
リに記憶されたディジタルデータに基づいた表示を行な
う表示手段と、前記ディジタルデータ作成手段で作成さ
れたディジタルデータを前記ラインバッファを介して前
記第１のフレームメモリにに送すると共に、前記第１の
フレームメモリと前記第２のフレームメモリとの間でデ
ータ転送を行なう場合は、前記第１或いは第２のフレー
ムメモリから１行分のディジタルデータを続出して前記
ラインバッファにセットした後、前記ラインバッファに
セットされた１行分のディジタルデータを前記第２或い
は第１のフレームメモリに加えるデータ転送手段とを設
けたものである。

〔実施例〕

第１図は本発明の実施例のブロック線図であり、１はマ
イクロプロセッサ、２は高速動作が可能なスタテック形
ランダムアクセスメモリ　（ＳＲＡＭ）からなるフレー
ムメモリ、３は動作速度が比較的低速なダイナミック形
ランダムアクセスメモリ　（ＤＲＡＭ）からなるフレー
ムメモリ、４はＣＣＤカメラ等の撮像装置、５はビデオ
デジタイザ、６は１行分の記１ｑ容量を有するファース
トインファーストアウト形のラインバッファ、７はＤＭ
Ａコントローラ、８はラインバッファ制御回路、９はア
クセス制御回路、１０はリフレッシュタイマ、１１は表
示装置、１２．１３はバッファである。尚、フレームメ
モリ２，３は１画面分の記憶容量を有するものであり、
高速動作が可能なＳＲＡＭからなるフレームメモリ２は
ディジタル画像処理用に設けられたものであり、動作速
度が比較的低速なりＲＡＭからなるフレームメモリ３は
データ取込み及びデータ表示用に設けられたものである
。

先ず、撮像装置４からのデータをフレームメモＩＪ　３
に取込む場合の動作を説明する。撮像装置４からの映像
信号はビデオデジタイザ５に於いてディジタ／Ｌ／　デ
ータに変換され、う・インバ・ンファ６に加えられる。

ＤＭＡコントローラ７はマイクロブロセッサ１から転送
指令が加えられることにより、ラインバッファ６にセッ
トされたディジタルデータを順次フレームメモリ３に記
憶させる。アクセス制御回路９はリフレッシュタイマ１
０からリフレッシュ要求が加えられるとフレームメモリ
３をリフレッシュすると共にＤＭＡコントローラ７に転
送停止指令を加えてデータ転送を一時停止させ、フレー
ムメモリ３のリフレッシュが完了するトＤＭＡコントロ
ーラ７に転送開始指令を送出してデータ転送を再開させ
る。即ち、フレームメモリ３のリフレッシュが行なわれ
ている間、ラインバッファ６にはビデオデジタイザ５か
らのディジタルデータが一時蓄えられることになる。尚
、フレームメモリ３に撮像装置４からのデータを取込ん
でいる間は、マイクロプロセッサ１はバッファ１２をオ
フ状態にしてフレームメモリ３をバスから切離し、マイ
クロプロセッサ１がフレームメモリ２を自由にアクセス
できるようにしている。

次に、フレームメモリ３に格納したディジタルデータを
フレームメモリ２に転送する場合の動作を説明する。先
ず、マイクロプロセ・７す１はＤＭＡコントローラ７に
フレームメモリ３に記憶されているディジクルデータを
フレームメモリ２に転送することを１旨令する。これに
より、ＤＭＡコントローラ７はフレームメモリ３の第１
行に記（、Ｑされているディジタルデータを１行分読出
してラインバッファ６にセットし、次いでラインバッフ
ァ６にセットしたディジタルデータを順次フレームメモ
リ２に記憶させる。そして、ラインバッファ６が空にな
るとラインバッファ８はこの旨をアクセス制御回路９に
通知する。アクセス制御回路９はラインバッファ制御回
路８からラインバッファ６が空になったことが通知され
るとＤＭＡコン］・ローラ７にフレームメモリ３の第２
行に記憶さｈでいるディジタルデータをフレームメモリ
２に転送することを指令する。これにより、ＤＭＡコン
トローラ７はフレームメモリ３の第２行に記１．グされ
ているディジクルデータを１行分読出してラインバッフ
ァ６にセットし、次いでラインバッファ６にセントした
ディジタルデータを順次フレームメモリ２に記憶させる
。以下、同様にしてフレームメモリ３に記憶されている
ディジタルデータが１行分ずつフレームメモリ２に転送
される。尚、フレームメモリ３からフレームメモリ２に
ディジタルデータを転送している間にリフレッシュタイ
マ１０からリフレッシュ要求があった場合は、アクセス
制御回路９はフレームメモリ３のリフレッシュを行なう
と共に、ＤＭＡコントローラ７に転送停止指令を送出し
、リフレッシュが終了するまで、フレームメモリ３から
のデータの読出しを停止させるものである。そして、マ
イクロプロセッサ１は上述したようにしてフレームメモ
リ２に格納されたデータに対して種々の処理（ノイズ除
去、エツジ検出等）を施すものである。このように、本
実施例は１行分のディジタルデータをまとめてフレーム
メモリ３から読込んでラインバッファ６にセットし、ラ
インバッファ６にセントされたデータを１行分まとめて
フレームメモリ２に書込むものであり、リード／ライト
の切換えを１行に１回行なえば良いものであるから、デ
ータ転送を高速に行なうことが可能となる。即ち、リー
ド／ライトの切換時にはデッドタイムが必要となるが、
本実施例のように１行分まとめてリード／ライトするよ
うにすれば、デッドタイムは１行に１回だけとなるので
、１画素ずつリード／ライトの切換えを行なってデータ
を転送する場合に比較してデータ転送を高速に行なうこ
とが可能となる。

次にフレームメモリ３に格納されているディジタルデー
タをフレームメモリ２に転送する場合の動作を説明する
。先ず、マイクロプロセッサ１はＤＭＡコントローラ７
にフレームメモリ２の第１行に記憶されているディジタ
ルデータをフレームメモリ３に転送することを指令する
。これによりＤＭＡコントローラ７はフレームメモリ３
の第１行に記憶されているディジタルデータを１行分読
出してラインバッファ６にセントし、次いでラインバッ
ファ６にセットしたディジタルデータを順次フレームメ
モリ２の第１行に記憶させる。第１行に記憶されている
ディジタルデータの転送指令を送出した後所定時間経過
すると、マイクロブロセンサ１はＤＭＡコン］・ローラ
７にフレームメモリ２の第２行に記憶されているディジ
タルデータをフレームメモリ３に転送することを指令す
る。

これにより、前述したと同様にしてフレームメモリ２の
第２行に記憶されているディジタルデータがフレームメ
モリ３の第２行に記憶される。以下、同様にしてフレー
ムメモリ２に記憶されているディジタルデータが１行分
ずつフレームメモリ３に転送される。尚、アクセス制御
回路９はフレームメモリ２からフレームメモリ３にディ
ジタルデータが転送されている間にリフレッシュタイマ
１０からリフレッシュ要求が加えられた場合は、フレー
ムメモリ３をリフレッシュすると共に、ＤＭＡコントロ
ーラ７に転送停止指令を送出し、リフレッシュが終了す
るまで、フレームメモリ３へのデータの書込みを停止さ
せるものである。このように、本実施例は高速動作が可
能なフレームメモリ２から動作速度が低速なフレームメ
モリ３にディジタルデータを転送する場合、１行分のデ
ィジタルデータをまとめてラインバッファ６にセントし
、ラインバッファ６にセットされたディジタルデータを
フレームメモリ３に転送するものであるから、フレーム
メモリ２を有効に使用することが可能となる。即ち、フ
レームメモリ２から１行分のディジタルデータを読出し
た後、次の１行分のディジタルデータを読出すまでの間
、マイクロプロセンサ１はフレームメモリ２を自由にア
クセスすることが可能となるので、フレームメモリ２か
らフレームメモリ３にディジタルデータを転送している
間に於いても、マイクロプロセッサ１はフレームメモリ
２に記憶されているディジタルデータを処理することが
可能となる。

尚、上述した実施例に於いては説明しなかったが、フレ
ームメモリ２としてそれぞれが１画面分のデータを記憶
できる第１．第２の領域を有するものを使用し、第１の
領域に元画像に対応するデータを記す、Ｑさせておき、
第２の領域に処理済みのデータを記憶させておくことも
可能である。尚、第１の領域と第２の領域との間のデー
タ転送は次のように行なわれるものである。フレームメ
モリ２の第１の領域から第２の領域にデータを転送する
場合は、マイクロプロセッサ１は先ずＤＭＡコントロー
ラ７に第１の領域の第１行に記憶されているディジタル
データを第２の領域の第１行に転送することを指令する
。これにより、ＤＭＡコン１−ローラ７は第１の領域の
第１行に記憶されているディジタルデータを１行分続出
してラインバッファ６に七ソ１−シ、次いでラインバッ
ファ６に七ノ１−シたディジタルデータを順次第２の領
域に記（、Ｑさせる。第１行に記憶されているディジタ
ルデータの転送指令を送出した後、所定時間経過すると
、マイクロプロセッサ１はＤＭＡコン１−ローラ７に第
１の領域の第２行に記憶されているディジタルデータを
第２の領域の第２行に転送することを指令する。これに
より、ＤＭＡコントローラ７は前述したと同様に第１の
領域の第２行に記憶されているディジタルデータを第２
の領域の第２行に記憶させる。以下、同様にして第１の
領域に記１、Ｏされているディジタルデータが第２の領
域に記↑ａされる。このように、１行分のディジタルデ
ータをまとめて第１の領域から読出してラインバッファ
６にセットし、ラインバッファ６にセットされたディジ
タルデータを１行分まとめて第２の領域に書込むもので
あるから、デソドタ・イムを１行に１回にすることがで
き、従って１画素ずつり−ド／ライトの切換えを行なっ
てデータ転送する場合に比較してデータ転送を高速化す
ることができる。また、上述した実施例に於いては説明
しなかったが、表示装置１１はフレームメモリ３を周期
的にアクセスし、フレームメモリ３の記憶内容に対応し
た表示を行なうものである。

〔発明の効果〕

以上説明したように、本発明は、撮像手段からの映像信
号基づいてディジタルデータを作成するディジタルデー
タ作成手段（実施例に於いてはビデオデジタイザ５）と
、該ディジタルデータ作成手段で作成されたディジタル
データを１画面分記憶する比較的低速な第１のフレーム
メモリ　（実施例に於いてはフレームメモリ３）と、１
両面分の記憶容量を有する比較的高速な第２のフレーム
メモリ　（実施例に於いてはフレームメモリ２）と、１
行分の記憶容量を有するラインバッファと、前記第２の
フレームメモリに記憶されたディジタルデータに対して
画像処理を行なう処理手段（実施例に於いてはマイクロ
プロセッサ１）と、前記第１のフレームメモリに記憶さ
れたディジタルデータに基づいた表示を行なう表示手段
と、前記ディジタルデータ作成手段で作成されたディジ
タルデータを前記ラインバッファを介して前記第１のフ
レームメモリに転送すると共に、前記第１のフレームメ
モリと前記第２のフレームメモリとの間でデータ転送を
行なう場合は、前記第１或いは第２のフレームメモリか
ら１行分のディジタルデータを読出して前記ラインバッ
ファにセットした後、前記ラインバッファにセントされ
た１行分のディジタルデータを前記第２或いは第１のフ
レームメモリに加えるデータ転送手段（実施例に於いて
はＤＭＡコントローラ７等）とを備えたものであり、第
１のフレームメモリに撮像手段からのデータを取込んで
いる間及び表示装置１１で第１のフレームメモリの記憶
内容に対応した表示を行なっている間も第２のフレーム
メモリに記憶されているディジタルデータに対する画像
処理を実行するちことができるので、フレームメモリが
１個しか設けられていなかった従来装置に比較して処理
を高速化できる利点がある。また、更に、本発明は第１
゜第２のフレームメモリ間でデータ転送を行なう場合、
１行分のディジタルデータを転送元のフレームメモリか
ら１行分まとめて読出してラインバッファにセットし、
ラインバッファにセントされたディジタルデータを１行
分まとめて転送先のフレームメモリに加えるものである
から、第１．第２のフレームメモリ間のデータ転送時に
高速フレームメモリの使用時間を最小化でき、マイクロ
プロセッサが高速フレームメモリを使用できる時間が増
える利点もある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック線図、第２図は従来
例のブロック線図である。 １．２４はマイクロプロセッサ、２．３．２３はフレー
ムメモリ、４，２１は撮像装置、５，２２はビデオデジ
タイザ、６はラインバッファ、７はＤＭＡコントローラ
、８はラインバッファ制御回路、９はアクセス制御回路
、１０はリフレッシュタイマ、１１．２５は表示装置、
１２．１３はバッファである。

Claims (1)

1. 【特許請求の範囲】 撮像手段からの映像信号に基づいてディジタルデータを
   作成するディジタルデータ作成手段と、該ディジタルデ
   ータ作成手段で作成されたディジタルデータを１画面分
   記憶する比較的低速な第１のフレームメモリと、 １画面分の記憶容量を有する比較的高速な第２のフレー
   ムメモリと、 １行分の記憶容量を有するラインバッファと、前記第２
   のフレームメモリに記憶されたディジタルデータに対し
   て画像処理を行なう処理手段と、前記第１のフレームメ
   モリに記憶されたディジタルデータに基づいた表示を行
   なう表示手段と、前記ディジタルデータ作成手段で作成
   されたディジタルデータを前記ラインバッファを介して
   前記第１のフレームメモリに転送すると共に、前記第１
   のフレームメモリと前記第２のフレームメモリとの間で
   データ転送を行なう場合は、前記第１或いは第２のフレ
   ームメモリから１行分のディジタルデータを読出して前
   記ラインバッファにセットした後、前記ラインバッファ
   にセットされた１行分のディジタルデータを前記第２或
   いは第１のフレームメモリに加えるデータ転送手段とを
   備えたこと特徴とする画像処理装置。