JPS6284635A - フレ−ム同期回路 - Google Patents
フレ−ム同期回路Info
- Publication number
- JPS6284635A JPS6284635A JP60223775A JP22377585A JPS6284635A JP S6284635 A JPS6284635 A JP S6284635A JP 60223775 A JP60223775 A JP 60223775A JP 22377585 A JP22377585 A JP 22377585A JP S6284635 A JPS6284635 A JP S6284635A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- channel
- synchronization
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 230000008707 rearrangement Effects 0.000 abstract 3
- 238000001514 detection method Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル通信方式におけるフレーム同期回
路に関する。
路に関する。
従来この種のフレーム同期回路は、入力データの入力速
度と同じ速度で同期バタン検出をしたり、シフトループ
を動作させたりする構成をとっていた。
度と同じ速度で同期バタン検出をしたり、シフトループ
を動作させたりする構成をとっていた。
しかし、上述した工うな従来のフレーム同期回路では、
入力信号と同じ速度でバタン検出回路やシフトループが
動作するので、高速信号を取扱う場合、構成素子の速度
要求や実装条件が厳しくなるという欠点があった。
入力信号と同じ速度でバタン検出回路やシフトループが
動作するので、高速信号を取扱う場合、構成素子の速度
要求や実装条件が厳しくなるという欠点があった。
このような問題点を解決するために、本発明は、入力デ
ータを任意の位相で並列データに変換する直並列回路、
並列に変換されたデータを相互に入れ換えるチャネル入
換回路およびこのチャネル入換回路を一定周期で動作さ
せるタイマ回路を設けたものである。
ータを任意の位相で並列データに変換する直並列回路、
並列に変換されたデータを相互に入れ換えるチャネル入
換回路およびこのチャネル入換回路を一定周期で動作さ
せるタイマ回路を設けたものである。
チャネル入換口［−通した各チャネルのデータから同期
バタンか一致して検出されなければ、タイマ回路は同期
が検出されるまで、チャネル入換口Ｍ’に周期的に動作
させて直並列変換の位相を変化させる。
バタンか一致して検出されなければ、タイマ回路は同期
が検出されるまで、チャネル入換口Ｍ’に周期的に動作
させて直並列変換の位相を変化させる。
図は、本発明の一実施例を示すブロック図である。デー
タ入力端子１からの入力データＩＮは、直並列変換回路
２により任意の位相で２つのチャネルに分離される。つ
まり、入力データは順次２つのチャネＡ／に交互Ｖｃ、
振り分けられる。分離された信号は、チャネル入換回路
３を通過してバタン検出回路（４）４お工びバタン検出
回Ｍ（Ｂ）５にそれぞれ入力される。入力データは、ワ
ード構成の同期バタンを含んでいる。バタン検出回路（
Ａ）４およびバタン検出回路（Ｂ）５の両方で同期バタ
ンを受信すると、アンド（ＡＮＤ）回路６の入力はいず
れも１Ｈルベルとなり、′Ｈルベルの出力を同期検出回
路γに送出する。
タ入力端子１からの入力データＩＮは、直並列変換回路
２により任意の位相で２つのチャネルに分離される。つ
まり、入力データは順次２つのチャネＡ／に交互Ｖｃ、
振り分けられる。分離された信号は、チャネル入換回路
３を通過してバタン検出回路（４）４お工びバタン検出
回Ｍ（Ｂ）５にそれぞれ入力される。入力データは、ワ
ード構成の同期バタンを含んでいる。バタン検出回路（
Ａ）４およびバタン検出回路（Ｂ）５の両方で同期バタ
ンを受信すると、アンド（ＡＮＤ）回路６の入力はいず
れも１Ｈルベルとなり、′Ｈルベルの出力を同期検出回
路γに送出する。
同期検出回′Ｎｒ１は、フレームカウンタ１０エク同期
検出タイミングパルスを受ける時に、ＡＮＤ回路６より
Ｓ Ｌ ルベル信号を受信すると同期はずれとして検出
する。同期検出回路Ｔにおいて同期はずれを検出すると
、ノア（ＮＯＲ）回路９と同期保護回路８へ不一致信号
を出力する。同期検出回路８は、上記不一致信号をあら
かじめ決められた回数だけ受信すると、完全に同期がは
ずれているものとしてその旨を示す信号’１ＮＯＲ回路
９お工びタイマ回路１１に出力する。ＮＯＲ回路９は、
同期検出回路７お工び同期保護回路８の両方から同期は
ずれを示すＳ Ｌルベル信号を受信すると、フレームカ
ウンタ１０へ１Ｈｚレベレベ号’ｉ送出する。フレーム
カウンタ１０は、この１Ｈｌレベレベ号を受けるとその
動作を停止する。
検出タイミングパルスを受ける時に、ＡＮＤ回路６より
Ｓ Ｌ ルベル信号を受信すると同期はずれとして検出
する。同期検出回路Ｔにおいて同期はずれを検出すると
、ノア（ＮＯＲ）回路９と同期保護回路８へ不一致信号
を出力する。同期検出回路８は、上記不一致信号をあら
かじめ決められた回数だけ受信すると、完全に同期がは
ずれているものとしてその旨を示す信号’１ＮＯＲ回路
９お工びタイマ回路１１に出力する。ＮＯＲ回路９は、
同期検出回路７お工び同期保護回路８の両方から同期は
ずれを示すＳ Ｌルベル信号を受信すると、フレームカ
ウンタ１０へ１Ｈｚレベレベ号’ｉ送出する。フレーム
カウンタ１０は、この１Ｈｌレベレベ号を受けるとその
動作を停止する。
逆に、バタン検出回路囚４およびバタン仮出回路（Ｂ）
５の両方で同期バタン全受信すると、前述したようにＡ
ＮＤ回路６から同期検出回路７へ１Ｈルベル信号が送出
される。同期検出回路７は、鷺Ｈｌレベル信号を受信す
ると、同期０ｉＬｉ’ｉ検出してＮ０ＲＮ路９と同期保
護回路８へ一致信号を出力する。ＮＯＲ回路９は一致信
号を受信すると％ＬＩレベレベ号ヲ７レームカウンタ１
０へ出力する。フレームカウンタ１０をよ、この１Ｌル
ベル信号を受信すると再び動作を開始する。同期保護回
路８は、同期検出回路７より一致イｇ号をあらかじめ決
められた回数受信すると、完全に同期が復帰したものと
１７でその旨を示す信号をＮＯＲ回路９およびタイマ回
路１１に出力する。
５の両方で同期バタン全受信すると、前述したようにＡ
ＮＤ回路６から同期検出回路７へ１Ｈルベル信号が送出
される。同期検出回路７は、鷺Ｈｌレベル信号を受信す
ると、同期０ｉＬｉ’ｉ検出してＮ０ＲＮ路９と同期保
護回路８へ一致信号を出力する。ＮＯＲ回路９は一致信
号を受信すると％ＬＩレベレベ号ヲ７レームカウンタ１
０へ出力する。フレームカウンタ１０をよ、この１Ｌル
ベル信号を受信すると再び動作を開始する。同期保護回
路８は、同期検出回路７より一致イｇ号をあらかじめ決
められた回数受信すると、完全に同期が復帰したものと
１７でその旨を示す信号をＮＯＲ回路９およびタイマ回
路１１に出力する。
直並列変換回路２で任意の位相で分離されたデータが、
チャネル入換１包路３で正しく入れ侠えられていれば、
パターン検出回路囚４およびバタン検出回路（Ｂ）５は
同期パターン金受信する。しかし、チャネル入換回路３
で正しい位相に入れ換えをしていない場合は、同期パタ
ーンを受信でさない。
チャネル入換１包路３で正しく入れ侠えられていれば、
パターン検出回路囚４およびバタン検出回路（Ｂ）５は
同期パターン金受信する。しかし、チャネル入換回路３
で正しい位相に入れ換えをしていない場合は、同期パタ
ーンを受信でさない。
タイマ回路１１は、同期保護回路８Ｌり完全な同期はず
れを受信すると、一定ノに期のチャネル入換信号をチャ
ネル入換回路３へ送出する。チャネル入換信号が入力さ
れるたびに、チャネル入換回路３は両チャネルのデータ
を相互に入れ換え、その結果正しい位相に大検えが行な
われると、同期検出回路７は同）！Ａ全検出×して同期
保護回路８へ一致信号を送出する。一致信号があらかじ
め決められた回数となると、同期保護（ロ）路８から同
期復帰したことを示す信号かタイマ回路１１へ送出され
て、タイマ回路は動作全締止する。
れを受信すると、一定ノに期のチャネル入換信号をチャ
ネル入換回路３へ送出する。チャネル入換信号が入力さ
れるたびに、チャネル入換回路３は両チャネルのデータ
を相互に入れ換え、その結果正しい位相に大検えが行な
われると、同期検出回路７は同）！Ａ全検出×して同期
保護回路８へ一致信号を送出する。一致信号があらかじ
め決められた回数となると、同期保護（ロ）路８から同
期復帰したことを示す信号かタイマ回路１１へ送出され
て、タイマ回路は動作全締止する。
以上説明したように、本発明によれば、データ入力を直
並列変換した後の低速信号で同期バタン検出回路やシフ
トループを動作させることができ、高速信号を取扱う場
合、素子の速度要求や実装条件を緩和できる効果がある
。
並列変換した後の低速信号で同期バタン検出回路やシフ
トループを動作させることができ、高速信号を取扱う場
合、素子の速度要求や実装条件を緩和できる効果がある
。
図は本発明の一実施例を示すブロック図である。
１・・・・データ入力端子、２・・・・直並列変換１１
路、３・・・・チャネル入換回路、４，５侭・・・同期
バタン検出回路、６・・−・ＡＮＤ回路、１・・・・同
期検出回路、８・・・・同期保護回路、９・・・・ＮＯ
Ｒ回路、１０・φ・・フレームカウンタ、１１・・・・
タイマ回路。
路、３・・・・チャネル入換回路、４，５侭・・・同期
バタン検出回路、６・・−・ＡＮＤ回路、１・・・・同
期検出回路、８・・・・同期保護回路、９・・・・ＮＯ
Ｒ回路、１０・φ・・フレームカウンタ、１１・・・・
タイマ回路。
Claims (1)
- 一定同期で挿入されている同期パタンを含む信号列のフ
レーム同期回路において、入力データを順次複数のチャ
ネルに振り分けて直並列変換する回路と、並列に変換さ
れたデータを相互に入れ換えるチャネル入換回路と、こ
のチャネル入換回路を一定の周期で動作させるタイマ回
路とを備えたことを特徴とするフレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223775A JPS6284635A (ja) | 1985-10-09 | 1985-10-09 | フレ−ム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223775A JPS6284635A (ja) | 1985-10-09 | 1985-10-09 | フレ−ム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6284635A true JPS6284635A (ja) | 1987-04-18 |
Family
ID=16803514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60223775A Pending JPS6284635A (ja) | 1985-10-09 | 1985-10-09 | フレ−ム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6284635A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216986A (en) * | 1990-10-31 | 1993-06-08 | Suzuki Motor Corporation | V-engine construction |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5011517A (ja) * | 1973-05-31 | 1975-02-06 | ||
| JPS5141913A (ja) * | 1974-10-07 | 1976-04-08 | Fujitsu Ltd | Heiretsugatafureemudokihoshiki |
| JPS5980034A (ja) * | 1982-10-29 | 1984-05-09 | Fujitsu Ltd | フレ−ム同期方式 |
| JPS59167146A (ja) * | 1982-11-04 | 1984-09-20 | Toshiba Corp | フレ−ム同期信号検出方式 |
-
1985
- 1985-10-09 JP JP60223775A patent/JPS6284635A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5011517A (ja) * | 1973-05-31 | 1975-02-06 | ||
| JPS5141913A (ja) * | 1974-10-07 | 1976-04-08 | Fujitsu Ltd | Heiretsugatafureemudokihoshiki |
| JPS5980034A (ja) * | 1982-10-29 | 1984-05-09 | Fujitsu Ltd | フレ−ム同期方式 |
| JPS59167146A (ja) * | 1982-11-04 | 1984-09-20 | Toshiba Corp | フレ−ム同期信号検出方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216986A (en) * | 1990-10-31 | 1993-06-08 | Suzuki Motor Corporation | V-engine construction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828691B2 (ja) | フレーム同期方式 | |
| JP2534788B2 (ja) | 同期式多重化装置のリフレ―ム回路 | |
| JPS6284635A (ja) | フレ−ム同期回路 | |
| JPH0483435A (ja) | フレーム同期回路 | |
| JPS61242142A (ja) | 通信制御方式 | |
| JPS6253539A (ja) | フレ−ム同期方式 | |
| JPH01228337A (ja) | フレーム同期保護回路 | |
| JPS62137930A (ja) | フレ−ムカウンタ | |
| JPS6323437A (ja) | 同期検出回路 | |
| SU1059633A1 (ru) | Устройство асинхронного ввода двоичной информации в цифровой канал св зи | |
| JPH04167638A (ja) | ２系統ディジタル信号同期化回路 | |
| JPS62155641A (ja) | フレ−ム同期回路 | |
| JPH02156743A (ja) | フレーム同期保護方式 | |
| SU1420670A1 (ru) | Система дл асинхронного сопр жени импульсных потоков | |
| SU801288A1 (ru) | Устройство цикловой синхронизации | |
| JPH01180152A (ja) | フレーム同期方式 | |
| JPH0287733A (ja) | フレーム同期方法 | |
| JPH0399540A (ja) | 同期用クロック回路 | |
| JPH04252628A (ja) | フレーム同期回路 | |
| JPH0227827A (ja) | フレーム同期回路 | |
| JPH02291736A (ja) | マルチフレーム同期回路 | |
| JPS63146532A (ja) | 伝送路誤り監視装置 | |
| JPS61269599A (ja) | 時分割信号誤り検出方式 | |
| JPH04276937A (ja) | フレーム同期回路 | |
| JPS6248144A (ja) | 同期方法および装置 |