JPS6281838A - 非同期モデムの同期クロツク発生回路 - Google Patents
非同期モデムの同期クロツク発生回路Info
- Publication number
- JPS6281838A JPS6281838A JP60221267A JP22126785A JPS6281838A JP S6281838 A JPS6281838 A JP S6281838A JP 60221267 A JP60221267 A JP 60221267A JP 22126785 A JP22126785 A JP 22126785A JP S6281838 A JPS6281838 A JP S6281838A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- modem
- asynchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はモデム（変復調装置）に関し、特に非同期モデ
ムに関する。
ムに関する。
従来、非同期モデム（ＤＣＥ）は同期クロックを持たな
いため、同じく非同期のデータ端末装置（ＤＴＢ）と組
合せて用いられていた。
いため、同じく非同期のデータ端末装置（ＤＴＢ）と組
合せて用いられていた。
このように上述した従来の非同期モデムは９、同期クロ
ックを持たないため、同期方式のデータ端末装置には使
用できないという欠点を有していた。
ックを持たないため、同期方式のデータ端末装置には使
用できないという欠点を有していた。
本発明の非同期モデムの同期クロック発生回路は、周波
数発振器と、その出力を分周する分周回路と、非同期モ
デムの受信データ（几Ｄ）からデータ変化点の立上がり
および立下がりを検出する立上がり検出回路および立下
がり検出回路と、雨検出回路の出力の論理和（ＯＲ）を
とシその論理和出力で分周回路をリセットする論理和回
路とを有している。
数発振器と、その出力を分周する分周回路と、非同期モ
デムの受信データ（几Ｄ）からデータ変化点の立上がり
および立下がりを検出する立上がり検出回路および立下
がり検出回路と、雨検出回路の出力の論理和（ＯＲ）を
とシその論理和出力で分周回路をリセットする論理和回
路とを有している。
受信データの変化点ごとに分周回路がリセットされるた
め、分周回路出力と受信データとを同期させることがで
きる。
め、分周回路出力と受信データとを同期させることがで
きる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す同期クロック発生回路
の回路図である。また、第２図は第１図の各部のタイミ
ング波形を示す。
の回路図である。また、第２図は第１図の各部のタイミ
ング波形を示す。
第２図（ａ）に示すような非同期モデムの復調受信デー
タａは、立上がり検出回路３および立下がり検出回路４
に供給され、各検出回路からそれぞれ第２図山）に示す
ような立上がり検出出力り１同図（Ｃ）に示すような立
下がり検出出力Ｃが出力される。
タａは、立上がり検出回路３および立下がり検出回路４
に供給され、各検出回路からそれぞれ第２図山）に示す
ような立上がり検出出力り１同図（Ｃ）に示すような立
下がり検出出力Ｃが出力される。
これら立上がυ検出出力すと立下がり検出出力Ｃとは、
ＯＲ回路５に入力され、第２図（ｄ）に示すような論理
和出力ｄが分周回路２のリセット端子に供給される。
ＯＲ回路５に入力され、第２図（ｄ）に示すような論理
和出力ｄが分周回路２のリセット端子に供給される。
一方、第２図（ｅ）に示すような周波数発振器１の出力
ｅは、分周回路２に入力され、同図（ｆ）に示すように
分周された出力ｆとなって出力される。
ｅは、分周回路２に入力され、同図（ｆ）に示すように
分周された出力ｆとなって出力される。
ここで、データａが変化する毎に、分周回路２はＯＲ回
路５の出力ｄによってリセットされるので、データの変
化点で復調受信データａと分周回路出力ｆとの同期をと
ることができる。
路５の出力ｄによってリセットされるので、データの変
化点で復調受信データａと分周回路出力ｆとの同期をと
ることができる。
データが長い量変化しなくなる場合は、受信データａと
分周回路出力ｆとで同期ずれを生じる可能性があるが、
データ送信側とデータ受信側の周波数発振回路の発振精
度誤差の累積で同期ずｈを起こさないように、必ず変化
点を設けてやるようにすれば、この不具合は避けること
ができる。
分周回路出力ｆとで同期ずれを生じる可能性があるが、
データ送信側とデータ受信側の周波数発振回路の発振精
度誤差の累積で同期ずｈを起こさないように、必ず変化
点を設けてやるようにすれば、この不具合は避けること
ができる。
例えば、６ビツ）（ｂｉｔ）以上同一データが連続した
場合、データ送信側で必ずビットを反転させてやるよう
にする。
場合、データ送信側で必ずビットを反転させてやるよう
にする。
このようにして、非同期モデムの復調受信データａから
分周回路２の出力ｆとして同期クロックを発生すること
ができる。
分周回路２の出力ｆとして同期クロックを発生すること
ができる。
したがって第３図に示すように、この同期クロック発生
回路１０を介在させることによシ、非同期モデム１１を
同期方式のデータ端末装置１２に組合せて使用すること
ができる。なお、１３は電話回線を示す。
回路１０を介在させることによシ、非同期モデム１１を
同期方式のデータ端末装置１２に組合せて使用すること
ができる。なお、１３は電話回線を示す。
以上説明したように本発明の同期クロック発生回路は、
周波数発振器と分周器、非同期モデムの受信データの立
上がりおよび立下がりを検出する立上がり検出回路およ
び立下がり検出回路ならびに面検出回路出力の論理和を
とって分周回路をリセットする論理和回路とを備えたこ
とによシ、これを非同期モデムに実装することによって
非同期モデムを同期方式のデータ端末装置に使用するこ
とができるようになる効果がある。
周波数発振器と分周器、非同期モデムの受信データの立
上がりおよび立下がりを検出する立上がり検出回路およ
び立下がり検出回路ならびに面検出回路出力の論理和を
とって分周回路をリセットする論理和回路とを備えたこ
とによシ、これを非同期モデムに実装することによって
非同期モデムを同期方式のデータ端末装置に使用するこ
とができるようになる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の各部の波形を示すタイミングチャート、第３図
は第１図の回路の接続例を示すブロック図である。 １−令１１暢周波数発振器、２番・ψφ分周回路、３・
拳・・立上がり検出回路、４・拳・・立下がり検出回路
、５拳・や・ＯＲ回路、１ｏ・・拳・同期クロック発生
回路、１１−−・・非同期モデム、１２・の・φデータ
端末装置。
第１図の各部の波形を示すタイミングチャート、第３図
は第１図の回路の接続例を示すブロック図である。 １−令１１暢周波数発振器、２番・ψφ分周回路、３・
拳・・立上がり検出回路、４・拳・・立下がり検出回路
、５拳・や・ＯＲ回路、１ｏ・・拳・同期クロック発生
回路、１１−−・・非同期モデム、１２・の・φデータ
端末装置。
Claims (1)
- 周波数発振器と、この周波数発振器の出力を分周する分
周回路と、非同期モデムの受信データからデータ変化点
の立上がりを検出する立上がり検出回路と、上記受信デ
ータからデータ変化点の立下がりを検出する立下がり検
出回路と、立上がり検出回路の出力と立下がり検出回路
の出力との論理和をとる論理和回路とを備え、論理和回
路の出力で分周回路をリセットするように構成したこと
を特徴とする非同期モデムの同期クロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60221267A JPS6281838A (ja) | 1985-10-04 | 1985-10-04 | 非同期モデムの同期クロツク発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60221267A JPS6281838A (ja) | 1985-10-04 | 1985-10-04 | 非同期モデムの同期クロツク発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6281838A true JPS6281838A (ja) | 1987-04-15 |
Family
ID=16764096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60221267A Pending JPS6281838A (ja) | 1985-10-04 | 1985-10-04 | 非同期モデムの同期クロツク発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6281838A (ja) |
-
1985
- 1985-10-04 JP JP60221267A patent/JPS6281838A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923190A (en) | Phase detector having a sampling circuit | |
| KR960016242A (ko) | 디지탈 무선 신호를 복조하는 개선된 방법 및 장치, 무선 디지탈 네트워크, 근거리 네트워크 및 위상 변조 무선 근거리 네트워크 | |
| US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
| JPH11220385A (ja) | クロック信号生成回路及びデータ信号生成回路 | |
| JPS6281838A (ja) | 非同期モデムの同期クロツク発生回路 | |
| JPS62105077A (ja) | 時刻装置 | |
| JPS58201469A (ja) | フイ−ルド識別装置 | |
| JP3176801B2 (ja) | 同期引き込み装置 | |
| JP3344530B2 (ja) | デジタル信号伝送方法およびデジタル信号復調装置 | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| JPS6137819B2 (ja) | ||
| JPS5939928B2 (ja) | 同期外れ検出回路 | |
| SU581565A1 (ru) | Цифровой частотный дискриминатор | |
| KR950002305B1 (ko) | 수신데이타에 의한 동기클록발생회로 | |
| JPS596102B2 (ja) | 搬送波再生回路 | |
| JP2969712B2 (ja) | フレーム位相同期回路 | |
| JPH06112786A (ja) | クロック断検出回路 | |
| JPH02162832A (ja) | 位相同期発振器の同期はずれ検出回路 | |
| JPH0616619B2 (ja) | 同期外れ検出回路 | |
| JPH08331189A (ja) | クロック位相同期回路 | |
| JPH05102956A (ja) | 非同期シリアル通信におけるフレーム同期検出装置 | |
| JPH0230221B2 (ja) | ||
| JPS62181556A (ja) | デイジタル変復調回路 | |
| KR970004502A (ko) | 데이타 통신시스템의 데이타 복원회로 | |
| JPS5857862A (ja) | 同期検波回路 |