JPS6281011A - 比例ソレノイドの制御装置 - Google Patents
比例ソレノイドの制御装置Info
- Publication number
- JPS6281011A JPS6281011A JP22133085A JP22133085A JPS6281011A JP S6281011 A JPS6281011 A JP S6281011A JP 22133085 A JP22133085 A JP 22133085A JP 22133085 A JP22133085 A JP 22133085A JP S6281011 A JPS6281011 A JP S6281011A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- solenoid
- deviation
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Magnetically Actuated Valves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、比例室A’&弁等のアクチューエータとして
使用される比例ソレノイドの制御装置に関する。
使用される比例ソレノイドの制御装置に関する。
比例ソレノイドを駆動するため、従来、第13図に示す
よう々制御装置が実用されでいる。
よう々制御装置が実用されでいる。
この制御装置においては、ソレノイド1に流れる電流が
抵抗等からなる電流−電圧変換器2゛で対応する電圧と
して検出され、その電圧が平滑用フィルタ3で平滑され
る。そして目標電流を指令する指令電圧v0と上記フィ
ルタ3よ多出力されるソレノイド電流に対応した直流電
圧X1)との偏差eが減算器4よ多出力され、この偏差
θと関数発生器5よ多出力される基準三角波信号とが比
較器6に入力される。
抵抗等からなる電流−電圧変換器2゛で対応する電圧と
して検出され、その電圧が平滑用フィルタ3で平滑され
る。そして目標電流を指令する指令電圧v0と上記フィ
ルタ3よ多出力されるソレノイド電流に対応した直流電
圧X1)との偏差eが減算器4よ多出力され、この偏差
θと関数発生器5よ多出力される基準三角波信号とが比
較器6に入力される。
比較器6では、上記偏差eと基準三角波信号とが比較さ
れ、この偏差θが上記三角波電圧でいわゆるノタルス幅
変調(PWM )される。そして比較器6の出カッ臂ル
スが駆動回路7を介してトランジスタ8に入力され、そ
の結果、ソレノイド1は上記指令電圧v0によって決定
された目標電流が流れるようにトランジスタ8で駆動さ
れる。
れ、この偏差θが上記三角波電圧でいわゆるノタルス幅
変調(PWM )される。そして比較器6の出カッ臂ル
スが駆動回路7を介してトランジスタ8に入力され、そ
の結果、ソレノイド1は上記指令電圧v0によって決定
された目標電流が流れるようにトランジスタ8で駆動さ
れる。
なお、トランジスタ8のオフ時にはフライホイ−ルダイ
オードDを介してソレノイドに電流が流れる。
オードDを介してソレノイドに電流が流れる。
この従来の制御装置は、関数発生器5よシ出力される三
角波信号を変調用のキャリア信号として用いているので
、他励変調式の制御装置と呼ばれている。
角波信号を変調用のキャリア信号として用いているので
、他励変調式の制御装置と呼ばれている。
第14図〜第15図は、上記関数発生器5の出力信号を
ディプ信号として兼用させた場合における駆動回路7の
出力波形とソレノイド電流の波形を各々示している。
ディプ信号として兼用させた場合における駆動回路7の
出力波形とソレノイド電流の波形を各々示している。
同各図に示す如く、駆動回路7の出力の論理レベル力″
′1#でトランジスタ8がオン状態にある場合には、ソ
レノイド1の電流が所定の時定数に従って増加し、また
トランジスタ8がオフした状態では所定の時定数に従っ
てソレノイド電流が減少する。
′1#でトランジスタ8がオン状態にある場合には、ソ
レノイド1の電流が所定の時定数に従って増加し、また
トランジスタ8がオフした状態では所定の時定数に従っ
てソレノイド電流が減少する。
なお第14図、第15図および第16図は、各各指令電
圧v0が小、中および大の場合における波形な示してい
る。
圧v0が小、中および大の場合における波形な示してい
る。
第14図〜第15図から明らかなように、この従来の制
御装置は、上記三角波信号をディプ信号として兼用させ
た場合に指令電圧v0の変化に伴ってディプの振幅が変
化するという不都合がある。
御装置は、上記三角波信号をディプ信号として兼用させ
た場合に指令電圧v0の変化に伴ってディプの振幅が変
化するという不都合がある。
また、三角波信号をディプ信号として兼用しない場合で
も、指令電圧v0の値変化に伴ってソレノイ° ド電流
のりッゾル■変化するという問題点をもつ。
も、指令電圧v0の値変化に伴ってソレノイ° ド電流
のりッゾル■変化するという問題点をもつ。
さらに平滑用フィルタ3がフィードバック線路中に介在
されるので、たとえば指令電圧がステップ状に変化した
さいに、このフィルタ3の応答遅れのためにソレノイド
電流がオーバーシェードするという問題点があシ、かつ
、上記平滑用フィルタ3や関数発生器5を必要とするた
め、構成が複雑かつ高価になるという欠点も有している
。
されるので、たとえば指令電圧がステップ状に変化した
さいに、このフィルタ3の応答遅れのためにソレノイド
電流がオーバーシェードするという問題点があシ、かつ
、上記平滑用フィルタ3や関数発生器5を必要とするた
め、構成が複雑かつ高価になるという欠点も有している
。
〔問題点を解決するための手段および作用〕本発明は、
かかる従来装置の問題点に鑑み、比例ソレノイドに駆動
電流を流すスイッチ素子と、該ソレノイドに流れる電流
を検出してこれど対応する電圧に変換する電流−電圧変
換器と、上記ソレノイドに流すべき目標電流を指令する
指令電圧と上記電流−電圧変換器の出力電圧との偏差を
入力して該偏差がヒステリシス幅の上限値以上である場
合に上記スイッチ素子をオンさせるとともに、上記ヒス
テリシス幅の下限値以下である場合に上記スイッチ素子
をオフさせる手段とを設け、これKよって自励によるパ
ルス幅変調を行っている。
かかる従来装置の問題点に鑑み、比例ソレノイドに駆動
電流を流すスイッチ素子と、該ソレノイドに流れる電流
を検出してこれど対応する電圧に変換する電流−電圧変
換器と、上記ソレノイドに流すべき目標電流を指令する
指令電圧と上記電流−電圧変換器の出力電圧との偏差を
入力して該偏差がヒステリシス幅の上限値以上である場
合に上記スイッチ素子をオンさせるとともに、上記ヒス
テリシス幅の下限値以下である場合に上記スイッチ素子
をオフさせる手段とを設け、これKよって自励によるパ
ルス幅変調を行っている。
以下、図面を参照して本発明の詳細な説明する。
第1図は、本発明の一実施例を示している。
この実施例では、比例ソレノイドlOの一端がトランジ
スタIIを介して電源の正極に接続され、他端が抵抗等
からなる電流−電圧変換器12を介して電源の負極(接
地何種)に接続されている。
スタIIを介して電源の正極に接続され、他端が抵抗等
からなる電流−電圧変換器12を介して電源の負極(接
地何種)に接続されている。
またソレノイド10の4し端と電源の負極との間にフラ
イホイールダイオードDが介在されている。
イホイールダイオードDが介在されている。
上記電流−電圧変換器12の両端には、ソレノイド10
に流れる電流lに対応した電圧v(1)が現われる。そ
して減算器13からは、ソレノイド10に流すべき目標
電流を指令する指令電圧v0と上記電圧v(1)との偏
差e=v0−v(1)が出力される。
に流れる電流lに対応した電圧v(1)が現われる。そ
して減算器13からは、ソレノイド10に流すべき目標
電流を指令する指令電圧v0と上記電圧v(1)との偏
差e=v0−v(1)が出力される。
偏差電圧eが入力される比較器14は、基準電圧±vh
のヒステリシス幅を有し、上記偏差電圧eが上限基準電
圧+vk以上になると論理レベル″′1mの信号を出力
し、下限基準電圧−vhになると論理レベル″0”の信
号を出力するように構成されている。
のヒステリシス幅を有し、上記偏差電圧eが上限基準電
圧+vk以上になると論理レベル″′1mの信号を出力
し、下限基準電圧−vhになると論理レベル″0”の信
号を出力するように構成されている。
駆動回路15は、比較器14よ多信号“11が出力され
たさいにトランジスタ11をオンさせ、また信号″″0
”が出力されたさいに該トランジスタ11をオフさせる
作用をもつ。
たさいにトランジスタ11をオンさせ、また信号″″0
”が出力されたさいに該トランジスタ11をオフさせる
作用をもつ。
この実施例の作用は次のとおりである。すなわち、上記
偏差電圧θが上限基準電圧+vhよシも大きくなってト
ランジスタ11がオンされると、ソレノイド10に実線
で示すような駆動電流が流れ、これに伴いソレノイド1
0に流れる電流1に対応した電圧v(i)が減算器13
にフィードバックさ戟る。
偏差電圧θが上限基準電圧+vhよシも大きくなってト
ランジスタ11がオンされると、ソレノイド10に実線
で示すような駆動電流が流れ、これに伴いソレノイド1
0に流れる電流1に対応した電圧v(i)が減算器13
にフィードバックさ戟る。
そしてソレノイド電流1が増大して前記偏差電圧eが下
限基準電圧−vh以下になると、トランジスタ11がオ
フされて駆動電流が停止される。
限基準電圧−vh以下になると、トランジスタ11がオ
フされて駆動電流が停止される。
トランジスタ11のオフ後、ソレノイド10に蓄積され
たエネルギーに基づく電流がフライホイールダイオード
Dを介して点線で示す如く流れるが、この電流は所定の
時定数で減衰してゆく。そして、この電流の減衰に伴っ
て偏差電圧eが下限基準電圧子vh工りも大きくなると
、再びトランジスタ11がオンされてソレノイド10に
駆動電流が流れる。
たエネルギーに基づく電流がフライホイールダイオード
Dを介して点線で示す如く流れるが、この電流は所定の
時定数で減衰してゆく。そして、この電流の減衰に伴っ
て偏差電圧eが下限基準電圧子vh工りも大きくなると
、再びトランジスタ11がオンされてソレノイド10に
駆動電流が流れる。
この実施例に係る制御装置は、以上の工うな動作を繰シ
返すので、駆動回路15の出力は第2図(、)に示す如
く変化し、またソレノイド10に流れる電流は同図(b
)に示す工うに変化する。つまり、ソレノイド10を流
れる平均電流の値が指令電圧v0によって指令された目
標電流の値となるようにトランジスタ11がオンオフ制
御される。
返すので、駆動回路15の出力は第2図(、)に示す如
く変化し、またソレノイド10に流れる電流は同図(b
)に示す工うに変化する。つまり、ソレノイド10を流
れる平均電流の値が指令電圧v0によって指令された目
標電流の値となるようにトランジスタ11がオンオフ制
御される。
そして、この実施例の装置では、同図(、)に示した如
く目標電流の大きさに工ってトランジスタ11のオン時
間とオフ時間の比率が変化され、こf′Lは該装置が自
浄式のパルス幅変調機能を有していることを示している
。
く目標電流の大きさに工ってトランジスタ11のオン時
間とオフ時間の比率が変化され、こf′Lは該装置が自
浄式のパルス幅変調機能を有していることを示している
。
なお上記オン、オフ時間の比率変化は、同図(b)に点
線で示した電流の上昇特性と下降特性によってもたらさ
れ石。そして同図に示す電流IMA!は。
線で示した電流の上昇特性と下降特性によってもたらさ
れ石。そして同図に示す電流IMA!は。
ただし、■、:電源電圧
RL:ソレノイドの直流抵抗
RD:電流−電圧変換器の抵抗値
で与えられ、また電流IMXNは、
ただし、vD;ダイオードの順方向降下電圧(たとえば
0.7 V ) で与えられる。
0.7 V ) で与えられる。
第3図は本発明の他の実施例を示している。こ 。
の実施例では、ソレノイド10の一端が第1のトランジ
スタ16を介して電源の正極に接続さn、他端が抵抗等
からなる電流−電圧変換器17および上記トランジスタ
16とは極性を異にする第2のトランジスタ18を介し
て電源の負極に接続さnている。また、電流−電圧変換
器17とトランジスタ18の共通接続点と電源の正極間
に第1のフライホイールダイオードD1が介在され、ソ
レノイドlOの一端と電源の負極間に第2のフライホイ
ールダイオードD2が介在されている。さらにこの実施
例では、上記電流−電圧変換器17が電源の負極からフ
ローティングされていることから、この変換器170両
端における電圧vH9vLを入力する差動アンプ19を
該変換器17と前記減算器13間に介在させである。
スタ16を介して電源の正極に接続さn、他端が抵抗等
からなる電流−電圧変換器17および上記トランジスタ
16とは極性を異にする第2のトランジスタ18を介し
て電源の負極に接続さnている。また、電流−電圧変換
器17とトランジスタ18の共通接続点と電源の正極間
に第1のフライホイールダイオードD1が介在され、ソ
レノイドlOの一端と電源の負極間に第2のフライホイ
ールダイオードD2が介在されている。さらにこの実施
例では、上記電流−電圧変換器17が電源の負極からフ
ローティングされていることから、この変換器170両
端における電圧vH9vLを入力する差動アンプ19を
該変換器17と前記減算器13間に介在させである。
なお、この実施例に示す駆動回路15’は、第1のトラ
ンジスタ16に加える電圧とは逆相の電圧を第2のトラ
ンジスタ18に加えるように構成されている。
ンジスタ16に加える電圧とは逆相の電圧を第2のトラ
ンジスタ18に加えるように構成されている。
この実施例においては、減算器13より出力される偏差
電圧eの値が前記上限基準電圧子vh以上になると両ト
ランジスタ16.18がオン作動さn、これに伴って同
図に実線で示すような駆動電流がソレノイド10に流詐
る。そして、偏差電圧eが下限基準電圧−vh以下にな
ると、両トランジスタ16.18がオフされ、その後、
同図に点線で示すような回生電流がフライホイールダイ
オードDI、D2を介してソレノイド10に流れる。
電圧eの値が前記上限基準電圧子vh以上になると両ト
ランジスタ16.18がオン作動さn、これに伴って同
図に実線で示すような駆動電流がソレノイド10に流詐
る。そして、偏差電圧eが下限基準電圧−vh以下にな
ると、両トランジスタ16.18がオフされ、その後、
同図に点線で示すような回生電流がフライホイールダイ
オードDI、D2を介してソレノイド10に流れる。
第1図に示した実施例では、第2図に示すよう、にトラ
ンジスタ11がオフされたのち、ソレノイする。これに
対し、第3図に示した実施例では、第4図に示す如く、
上記ソレノイド電流かに向って減少することから、第1
図に示した実施例よりも同電流の減少速度が早い。これ
は自励周波数が第1図に示した実施例ニジも早くなるこ
とを意味し、したがってこの第3図の実施例によnば、
より精度よくソレノイド10の電流を制御することがで
きる。
ンジスタ11がオフされたのち、ソレノイする。これに
対し、第3図に示した実施例では、第4図に示す如く、
上記ソレノイド電流かに向って減少することから、第1
図に示した実施例よりも同電流の減少速度が早い。これ
は自励周波数が第1図に示した実施例ニジも早くなるこ
とを意味し、したがってこの第3図の実施例によnば、
より精度よくソレノイド10の電流を制御することがで
きる。
また、この第3図の実施例は回生電流を流すようにして
いるので、そnだけ消費電力が少ないこという利点をも
つ。
いるので、そnだけ消費電力が少ないこという利点をも
つ。
なお、この実施例に示す、電流−電圧変換器の一端ある
いは他端の電圧vIIおよびvLは、トランジスタ16
.18がオンされている場合(駆動時)とオフされてい
る場合(回生時)とにおいて各々下記表に示すような値
をもつ。
いは他端の電圧vIIおよびvLは、トランジスタ16
.18がオンされている場合(駆動時)とオフされてい
る場合(回生時)とにおいて各々下記表に示すような値
をもつ。
ただし、上表においてvD1ハダイオードD1の順方向
降下電圧を示し、ま友v(1)は電流−電圧変換器で検
出されるソレノイド電流に対応した電圧を第5図は、本
発明のさらに別の実施例を示している。
降下電圧を示し、ま友v(1)は電流−電圧変換器で検
出されるソレノイド電流に対応した電圧を第5図は、本
発明のさらに別の実施例を示している。
この実施例では、ソレノイドコイル10の他端が第2の
トランジスタ18および第1の電流−電圧変換器20を
介して電源の負極に接続され、第2のフライホイールダ
イオードD2が第2の電流−電圧変換器21を介して電
源の負極に接続されている。
トランジスタ18および第1の電流−電圧変換器20を
介して電源の負極に接続され、第2のフライホイールダ
イオードD2が第2の電流−電圧変換器21を介して電
源の負極に接続されている。
この実施例においては、実線で示す駆動電流および点線
で示す回生電流の大きさが電源の負極を基準とする電圧
vH1およびV□2として検出されるので、差動アンプ
を介することなくこれらの電圧v 、■ を直接フィー
−パックさせているが、電圧vH2が負の値として検出
されることから、減算器13の前段に加算器22を設け
てこの加算器22に上記電圧V□2をフィードバックさ
せている。
で示す回生電流の大きさが電源の負極を基準とする電圧
vH1およびV□2として検出されるので、差動アンプ
を介することなくこれらの電圧v 、■ を直接フィー
−パックさせているが、電圧vH2が負の値として検出
されることから、減算器13の前段に加算器22を設け
てこの加算器22に上記電圧V□2をフィードバックさ
せている。
なお、上記減算器13と加算器22は、第6図に示す如
く1つのオペアンプを用いて構成することができる。
く1つのオペアンプを用いて構成することができる。
ところで前記した第3図の実施例では、前記衣に示した
ように、差動アンプ19に入力される前記電圧vIKが
駆動時と回生時とでvIl+VD、たけ相違し、また電
圧vLも同様にvB十vD、たけ相違する。
ように、差動アンプ19に入力される前記電圧vIKが
駆動時と回生時とでvIl+VD、たけ相違し、また電
圧vLも同様にvB十vD、たけ相違する。
、 つまりアン7’17の入力電圧vH9vLの変化
値が電源電圧よりも大きくなる。
値が電源電圧よりも大きくなる。
通常、差動アンプは電源電圧以上の値をもつ信号を入力
させることは不可能であり、したがって第3図の実施例
の場合、差動アンプ19の前段に分圧手段を設けるか、
もしくは該アンプ19を電圧VB+vD1よりも高い電
源電圧で作動させる必要がある。
させることは不可能であり、したがって第3図の実施例
の場合、差動アンプ19の前段に分圧手段を設けるか、
もしくは該アンプ19を電圧VB+vD1よりも高い電
源電圧で作動させる必要がある。
これに対し、第う図に示した実施例は差動アンプを用い
ないので、上記した対策を施こす必要がなく、シたがっ
てより実用性が高い。
ないので、上記した対策を施こす必要がなく、シたがっ
てより実用性が高い。
この第5図に示した実施例においては、駆動回路15′
の不安定動作やトランジスタ16.18の特性上のバラ
ツキによって該トランジスタ16.18の開閉のタイミ
ングがズした場合に次のような現象を生じる。
の不安定動作やトランジスタ16.18の特性上のバラ
ツキによって該トランジスタ16.18の開閉のタイミ
ングがズした場合に次のような現象を生じる。
〔現象1〕
トランジスタ16.18が共にオンした第7図の状態に
おいて、第2のトランジスタ18が先にオフしたとする
と、ソレノイド10に第8図に示すような態様で電流が
流れる。このとき、この電流は電流検出器21によって
検出されないので、ソレノイド10に目標電流が流れて
いるにもかかわらずフィードバック電圧が零となり、そ
の結果、偏差電圧eが上限基準値vhよりも大きくなっ
て再びトランジスタ18がオンされる。
おいて、第2のトランジスタ18が先にオフしたとする
と、ソレノイド10に第8図に示すような態様で電流が
流れる。このとき、この電流は電流検出器21によって
検出されないので、ソレノイド10に目標電流が流れて
いるにもかかわらずフィードバック電圧が零となり、そ
の結果、偏差電圧eが上限基準値vhよりも大きくなっ
て再びトランジスタ18がオンされる。
〔現象2〕
上記トランジスタ16.18がオフしてソレノイド10
(−回生電流が流れている第9図の状態において、第2
のトランジスタ18が先にオンしたとすると、ソレノイ
ド10に第10図に示す態様で電流が流れる。この電流
は2つの電流−゛電圧変換器20.21を通過するので
、通常のほぼ2倍の値をもつ電圧がフィード・ぐツクさ
れることになり、その結果、偏差電圧eが下限基準電圧
−vhよりも小さくなって、トランジスタ18が再びオ
フされる。
(−回生電流が流れている第9図の状態において、第2
のトランジスタ18が先にオンしたとすると、ソレノイ
ド10に第10図に示す態様で電流が流れる。この電流
は2つの電流−゛電圧変換器20.21を通過するので
、通常のほぼ2倍の値をもつ電圧がフィード・ぐツクさ
れることになり、その結果、偏差電圧eが下限基準電圧
−vhよりも小さくなって、トランジスタ18が再びオ
フされる。
〔現象3〕
第7図に示した状態において、トランジスタ16のみが
先にオフされると、第10図に示した態様で電流が流れ
るので前記したようにフィードバック電圧が大きくなる
。したがって駆動回路15′は、トランジスタ18をオ
フさせる方向に作用する。
先にオフされると、第10図に示した態様で電流が流れ
るので前記したようにフィードバック電圧が大きくなる
。したがって駆動回路15′は、トランジスタ18をオ
フさせる方向に作用する。
〔現象4〕
第9図に示した状態において、トランジスタ16が先に
オンした場合には、第8図に示したように電流が流れる
ことからフィードバック電圧がOとなり、この結果、駆
動回路15′はトランジスタ18をオンさせる方向に作
用する。
オンした場合には、第8図に示したように電流が流れる
ことからフィードバック電圧がOとなり、この結果、駆
動回路15′はトランジスタ18をオンさせる方向に作
用する。
上記各現象1〜4のうち、現象3.4は制御上の支障と
はならないが、現象1,2は適正な制御を妨げることに
なる。
はならないが、現象1,2は適正な制御を妨げることに
なる。
上記現象1,2を避けるためには、トランジスタ16の
オン、オフ動作の65にトランジスタ16をオン、オフ
動作させればよいことになる。第11図は、かかる考察
に基づき、前記駆動回路15′とトランジスタ18との
間に遅延回路23を介在させた本発明の実施例を示して
いる。上記J低回路23は、いかなる状況においてもト
ランジスター6の動作後にトランジスタ18が作動され
るようにその遅延時間が設定されており、したがってこ
の実施例によれば、トランジスタ16.18の特性のバ
ラツキ等に基因した前記現象1,2を確実に防止するこ
とができる。
オン、オフ動作の65にトランジスタ16をオン、オフ
動作させればよいことになる。第11図は、かかる考察
に基づき、前記駆動回路15′とトランジスタ18との
間に遅延回路23を介在させた本発明の実施例を示して
いる。上記J低回路23は、いかなる状況においてもト
ランジスター6の動作後にトランジスタ18が作動され
るようにその遅延時間が設定されており、したがってこ
の実施例によれば、トランジスタ16.18の特性のバ
ラツキ等に基因した前記現象1,2を確実に防止するこ
とができる。
第1図、第3図、第5図および第11図に示した各実施
例によれば、第2図から明らかなように、指令電圧v0
(目標電流)の変更によらずソレノイド電流のり、プル
が一定に保持される。
例によれば、第2図から明らかなように、指令電圧v0
(目標電流)の変更によらずソレノイド電流のり、プル
が一定に保持される。
ところで、上記各実施例において、ソレノイド10に流
れる電流にディプを加える場合には、指令電圧v0に三
角波信号を重畳させればよく、第12図にはこの三角波
信号に基づいてソレノイド電流に三角波状のディプが加
えられた状態が示されている。
れる電流にディプを加える場合には、指令電圧v0に三
角波信号を重畳させればよく、第12図にはこの三角波
信号に基づいてソレノイド電流に三角波状のディプが加
えられた状態が示されている。
上記三角波は、指令電圧Vの直流レベルに重畳されるの
で、その振幅が指令電圧v0によって変調される虞れは
なく、シたがって、第12図に示した三角波状のディプ
信号の振幅は指令電圧v0(指令電流)が変化されたと
しても一定に保持される。
で、その振幅が指令電圧v0によって変調される虞れは
なく、シたがって、第12図に示した三角波状のディプ
信号の振幅は指令電圧v0(指令電流)が変化されたと
しても一定に保持される。
なお、上記三角波信号の周波数は、同図に示す如< P
WMの自助周波数に比して相当大きな値に設定されるの
が通常である。
WMの自助周波数に比して相当大きな値に設定されるの
が通常である。
本発明によれば、以下のような利点が得られる。
a)指令電圧の変化によらず、ディザ信号の振幅を一定
に保持することができる。
に保持することができる。
b)フィードバック線路に平滑用フィルタが介在されな
いので、指令電圧変化に対するソレノイド電流の応答が
早い。また、上記フィルタの過渡応答に基因したソレノ
イド電流のオー・ぐシーートも生じない。
いので、指令電圧変化に対するソレノイド電流の応答が
早い。また、上記フィルタの過渡応答に基因したソレノ
イド電流のオー・ぐシーートも生じない。
C)自rr、gによるPWM制御が行なわれるので、変
調用のキャリア信号発生手段を必要とせず、また上記平
滑用フィルタを必要としない。したがって構成の簡単化
と低コスト化を図ることができる。
調用のキャリア信号発生手段を必要とせず、また上記平
滑用フィルタを必要としない。したがって構成の簡単化
と低コスト化を図ることができる。
d)指令電圧変化によらずソレノイド電流のりラブルが
一定に維持される。
一定に維持される。
第1図は本発明に係る制御装置の一実施例を概念的に示
す回路図、第2図は第1図に示した実施例の作用を説明
するための波形図、第3図は本発明の他の実施例を概念
的に示す回路図、第4図は第3図に示した実施例の作用
を示す波形図、第5図は本発明のさらに別の実施例を概
念的に示した回路図、第6図は加減算器の構成の一例を
示した回路図、第7図、第8図、第9図および第10図
は各々第5図に示した実施例の作用を説明するための回
路図、第11図は本発明のいま一つの実施例を概念的に
示した回路図、第12図はディプ信号が加えられたソレ
ノイド電流の波形を例示した図、第13図は従来の制御
装置の一例を概念的に示す回路図、第14図、第15図
および第16図は第13図に示した制御装置の作用を説
明するための波形図である。 10・・・比(IAJソレノイド、11.16.18・
・・トランジスタ、12.17.20.21・・・電流
−電圧変換器、13・・・減算器、14・・・瓦板器、
15.15’・・・駆動回路、19・・・差動アンプ、
22・・・加算器。 出願人 代理人 木 村 高 久 第1図 第2図 第3図 11QX z+−一一一一一一I/ 第4図 第7図 第9図 第81 第10図 第13図 時間 目間 第15図 時間 竺1e:lVI
す回路図、第2図は第1図に示した実施例の作用を説明
するための波形図、第3図は本発明の他の実施例を概念
的に示す回路図、第4図は第3図に示した実施例の作用
を示す波形図、第5図は本発明のさらに別の実施例を概
念的に示した回路図、第6図は加減算器の構成の一例を
示した回路図、第7図、第8図、第9図および第10図
は各々第5図に示した実施例の作用を説明するための回
路図、第11図は本発明のいま一つの実施例を概念的に
示した回路図、第12図はディプ信号が加えられたソレ
ノイド電流の波形を例示した図、第13図は従来の制御
装置の一例を概念的に示す回路図、第14図、第15図
および第16図は第13図に示した制御装置の作用を説
明するための波形図である。 10・・・比(IAJソレノイド、11.16.18・
・・トランジスタ、12.17.20.21・・・電流
−電圧変換器、13・・・減算器、14・・・瓦板器、
15.15’・・・駆動回路、19・・・差動アンプ、
22・・・加算器。 出願人 代理人 木 村 高 久 第1図 第2図 第3図 11QX z+−一一一一一一I/ 第4図 第7図 第9図 第81 第10図 第13図 時間 目間 第15図 時間 竺1e:lVI
Claims (1)
- 比例ソレノイドに駆動電流を流すスイッチ素子と、該ソ
レノイドに流れる電流を検出してこれと対応する電圧に
変換する電流−電圧変換器と、上記ソレノイドに流すべ
き目標電流を指令する指令電圧と上記電流−電圧変換器
の出力電圧との偏差を入力して該偏差がヒステリシス幅
の上限値以上である場合に上記スイッチ素子をオンさせ
るとともに、上記ヒステリシス幅の下限値以下である場
合に上記スイッチ素子をオフさせる手段とを備えてなる
比例ソレノイドの制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22133085A JPS6281011A (ja) | 1985-10-04 | 1985-10-04 | 比例ソレノイドの制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22133085A JPS6281011A (ja) | 1985-10-04 | 1985-10-04 | 比例ソレノイドの制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6281011A true JPS6281011A (ja) | 1987-04-14 |
Family
ID=16765111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22133085A Pending JPS6281011A (ja) | 1985-10-04 | 1985-10-04 | 比例ソレノイドの制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6281011A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01106211A (ja) * | 1987-10-20 | 1989-04-24 | Tokuda Seisakusho Ltd | エミッションコントロール装置 |
JPH0831637A (ja) * | 1994-07-14 | 1996-02-02 | Keihin Seiki Mfg Co Ltd | リニアソレノイドの通電制御方法 |
JP2002057028A (ja) * | 2000-08-07 | 2002-02-22 | Kokusan Denki Co Ltd | ソレノイド駆動制御装置 |
US7154326B2 (en) | 2005-04-18 | 2006-12-26 | Visteon Global Technologies, Inc. | Dither amplitude correction for constant current drivers |
JP2008215145A (ja) * | 2007-03-01 | 2008-09-18 | Yanmar Co Ltd | 電子制御ガバナ |
JP2008539206A (ja) * | 2005-04-27 | 2008-11-13 | ラボラトワール エクスパンシアンス | 少なくとも一のオキサゾリンを活性成分として含有する、色素消失用又は光沢化粧品組成物 |
-
1985
- 1985-10-04 JP JP22133085A patent/JPS6281011A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01106211A (ja) * | 1987-10-20 | 1989-04-24 | Tokuda Seisakusho Ltd | エミッションコントロール装置 |
JPH0831637A (ja) * | 1994-07-14 | 1996-02-02 | Keihin Seiki Mfg Co Ltd | リニアソレノイドの通電制御方法 |
JP2002057028A (ja) * | 2000-08-07 | 2002-02-22 | Kokusan Denki Co Ltd | ソレノイド駆動制御装置 |
US7154326B2 (en) | 2005-04-18 | 2006-12-26 | Visteon Global Technologies, Inc. | Dither amplitude correction for constant current drivers |
JP2008539206A (ja) * | 2005-04-27 | 2008-11-13 | ラボラトワール エクスパンシアンス | 少なくとも一のオキサゾリンを活性成分として含有する、色素消失用又は光沢化粧品組成物 |
JP2008215145A (ja) * | 2007-03-01 | 2008-09-18 | Yanmar Co Ltd | 電子制御ガバナ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7126781B1 (en) | Disk drive employing a multi-stage pulse width modulated voice coil motor driver | |
JPH0127677B2 (ja) | ||
JPS62207173A (ja) | 電力変換装置 | |
US5406150A (en) | Control system for motors and inductive loads | |
US4129810A (en) | Switching motor control system | |
JPS6281011A (ja) | 比例ソレノイドの制御装置 | |
JPS61260311A (ja) | 誘導負荷の電流制御方法及びその方法を実施するための装置 | |
JPS6223539B2 (ja) | ||
US4498035A (en) | Control circuit for linearly controlling the speed and direction of an AC powered DC motor in accordance with the magnitude and polarity of a DC reference signal | |
JPH065990B2 (ja) | Pwmインバータの制御方法 | |
JP3063407B2 (ja) | 誘導性負荷の駆動回路 | |
JPH06309047A (ja) | 太陽電池電源 | |
JPH0748958B2 (ja) | モ−タのドライブ回路 | |
JPH0526948Y2 (ja) | ||
JPH06233461A (ja) | 無効電力補償装置及びその制御装置 | |
JPH06101934B2 (ja) | 交流電源制御方式 | |
JPH01318580A (ja) | 駆動回路 | |
SU365031A1 (ru) | ШИРОТНО-ИМПУЛЬСНЫЙ МОДУЛЯТОР, дл РЕВЕРСИВНЫХ СИСТЕМ посто нного ТОКА С СИМЛ1ЕТРИЧНЫМ ЗАКОНОМ | |
JPS61280791A (ja) | モ−タ駆動回路 | |
JPS60128882A (ja) | Dcモ−タ駆動回路 | |
JPS61185084A (ja) | サ−ボモ−タの制御回路 | |
JP2924133B2 (ja) | Pwmインバータ制御装置 | |
JPH06133559A (ja) | 電圧型pwmインバータ | |
JPH0212365Y2 (ja) | ||
SU792238A1 (ru) | Стабилизированный преобразователь |