JP2924133B2 - Ｐｗｍインバータ制御装置 - Google Patents
Ｐｗｍインバータ制御装置Info
- Publication number
- JP2924133B2 JP2924133B2 JP2229364A JP22936490A JP2924133B2 JP 2924133 B2 JP2924133 B2 JP 2924133B2 JP 2229364 A JP2229364 A JP 2229364A JP 22936490 A JP22936490 A JP 22936490A JP 2924133 B2 JP2924133 B2 JP 2924133B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- pwm
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、PWMインバータの制御装置において、特に
キャリア周波数を高く制御するインバータにおけるPWM
信号の作成方法に関するものである。
キャリア周波数を高く制御するインバータにおけるPWM
信号の作成方法に関するものである。
従来の技術 第３図は従来のPWMインバータ装置を示すブロック
図、第４図はPWM回路を示すブロック図、第５図は第４
図における各部の信号波形である。図において１は直流
電源、２は直流を可変電圧，可変周波数の交流に変換す
るインバータでパワー素子Q1〜Q6にて構成される。３は
インバータ２により駆動されるモータ、４は出力周波
数，出力電圧の指令値を出力する指令電圧信号波発生
器、５は信号波発生器の出力電圧を変調するための搬送
波発生器、６は信号波発生器４と搬送波発生器５の出力
を受けてインバータ２のパワー素子の点弧信号であるPW
M信号を発生する変調回路、７は変調回路６の信号を受
けてインバータ２のパワー素子を駆動する駆動回路であ
る。
図、第４図はPWM回路を示すブロック図、第５図は第４
図における各部の信号波形である。図において１は直流
電源、２は直流を可変電圧，可変周波数の交流に変換す
るインバータでパワー素子Q1〜Q6にて構成される。３は
インバータ２により駆動されるモータ、４は出力周波
数，出力電圧の指令値を出力する指令電圧信号波発生
器、５は信号波発生器の出力電圧を変調するための搬送
波発生器、６は信号波発生器４と搬送波発生器５の出力
を受けてインバータ２のパワー素子の点弧信号であるPW
M信号を発生する変調回路、７は変調回路６の信号を受
けてインバータ２のパワー素子を駆動する駆動回路であ
る。
従来のPWMインバータ制御装置は上記のように構成さ
れ、例えば信号波発生器４が第５図（ａ）に示すインバ
ータ出力電圧の指令値を出力し、搬送波発生器は第５図
（ａ）に示す三角波の搬送波を出力する。変調回路６で
は、信号波発生器４の出力する指令電圧と搬送波発生器
５の出力する搬送波とを第４図に示す比較器61で比較
し、指令電圧が搬送波より大きい期間はON、指令電圧が
搬送波より小さい期間はOFFとしてＵ相の上側のパワー
素子のPWM信号UU0を求める。Ｕ相の下側のパワー素子の
PWM信号UL0は、反転素子62によりUU0の反転信号として
求める。実際には上下間のパワー素子の短絡を防止する
ため、第５図（ｃ）に示すようにオンするタイミングを
td時間遅らせる短絡防止処理されたPWM信号UU,ULによ
り、駆動回路９がインバータ２のパワー素子を駆動する
ことにより、第５図（ｄ）に示すようにインバータ２か
ら出力されるＵ相の出力電圧は正弦波状にパルス幅変調
された出力波形となり、これによってモータ３を駆動す
る。Ｖ相,W相も同様にして得られる。
れ、例えば信号波発生器４が第５図（ａ）に示すインバ
ータ出力電圧の指令値を出力し、搬送波発生器は第５図
（ａ）に示す三角波の搬送波を出力する。変調回路６で
は、信号波発生器４の出力する指令電圧と搬送波発生器
５の出力する搬送波とを第４図に示す比較器61で比較
し、指令電圧が搬送波より大きい期間はON、指令電圧が
搬送波より小さい期間はOFFとしてＵ相の上側のパワー
素子のPWM信号UU0を求める。Ｕ相の下側のパワー素子の
PWM信号UL0は、反転素子62によりUU0の反転信号として
求める。実際には上下間のパワー素子の短絡を防止する
ため、第５図（ｃ）に示すようにオンするタイミングを
td時間遅らせる短絡防止処理されたPWM信号UU,ULによ
り、駆動回路９がインバータ２のパワー素子を駆動する
ことにより、第５図（ｄ）に示すようにインバータ２か
ら出力されるＵ相の出力電圧は正弦波状にパルス幅変調
された出力波形となり、これによってモータ３を駆動す
る。Ｖ相,W相も同様にして得られる。
この短絡防止時間tdのためにPWMインバータへの指令
電圧とそれに対応した同インバータの出力電圧との間に
電圧誤差（誤差電圧）が各出力パルスごとに発生し、モ
ータの電流リップルやトルク脈動が大きくなる。短絡防
止時間tdは常に一定であるから、出力パルス幅が小さい
ほど、その影響は大きくなる。
電圧とそれに対応した同インバータの出力電圧との間に
電圧誤差（誤差電圧）が各出力パルスごとに発生し、モ
ータの電流リップルやトルク脈動が大きくなる。短絡防
止時間tdは常に一定であるから、出力パルス幅が小さい
ほど、その影響は大きくなる。
以上、３アーム変調について例を示したが、２アーム
変調の場合も同様にしてPWM変調される。第６図は２ア
ーム変調における変調波形である。２アーム変調は、制
御信号の一周期を６等分して、その各区間でインバータ
の３アームのうち指令電圧の絶対値が最大となるどれか
１アームを、最大となった指令電圧の極性を直流電源の
極性に一致させ、他の２アームがそれぞれ上アームと下
アームの１回ずつ合計２回スイッングすることにより所
望の出力電圧を得るものである。２アーム変調は、搬送
波周波数を同じにしたとき、３アーム変調に比べ、スイ
ッチング回数が2/3倍に低減するという特性を持つた
め、搬送波周波数を上げた低騒音インバータ等に広く利
用されている。
変調の場合も同様にしてPWM変調される。第６図は２ア
ーム変調における変調波形である。２アーム変調は、制
御信号の一周期を６等分して、その各区間でインバータ
の３アームのうち指令電圧の絶対値が最大となるどれか
１アームを、最大となった指令電圧の極性を直流電源の
極性に一致させ、他の２アームがそれぞれ上アームと下
アームの１回ずつ合計２回スイッングすることにより所
望の出力電圧を得るものである。２アーム変調は、搬送
波周波数を同じにしたとき、３アーム変調に比べ、スイ
ッチング回数が2/3倍に低減するという特性を持つた
め、搬送波周波数を上げた低騒音インバータ等に広く利
用されている。
なお、２アーム変調については、1987年３月、社団法
人電気学会発行の書物「半導体電力変換回路」の第110,
111,125頁等に解説が述べられている。
人電気学会発行の書物「半導体電力変換回路」の第110,
111,125頁等に解説が述べられている。
発明が解決しようとする課題 しかしながら、２アーム変調では変調比が小さい領
域、すなわち出力電圧が低い領域ではきわめて狭いパル
ス幅を出力することが必要となるため、３アーム変調に
比較してパワー素子のアーム短絡防止時間の影響が大き
くなり、モータのリップルやトルク脈動が大きくなると
いう欠点があった。
域、すなわち出力電圧が低い領域ではきわめて狭いパル
ス幅を出力することが必要となるため、３アーム変調に
比較してパワー素子のアーム短絡防止時間の影響が大き
くなり、モータのリップルやトルク脈動が大きくなると
いう欠点があった。
本発明は上記課題に鑑み、２アーム変調における変調
比が小さい領域の電流リップルやトルク脈動を小さくす
ることのできるPWMインバータ制御装置を提供すること
を目的とする。
比が小さい領域の電流リップルやトルク脈動を小さくす
ることのできるPWMインバータ制御装置を提供すること
を目的とする。
課題を解決するための手段 上記課題を解決するため、本発明のPWMインバータ制
御装置は指令電圧のデータの絶対値がある値より大きく
なると出力パルス幅をある幅に固定し、その出力パルス
のパルス数にて出力電圧を制御し、それ以外の時には通
常のPWM出力を行うようにしたものである。
御装置は指令電圧のデータの絶対値がある値より大きく
なると出力パルス幅をある幅に固定し、その出力パルス
のパルス数にて出力電圧を制御し、それ以外の時には通
常のPWM出力を行うようにしたものである。
作用 本発明では変調波のデータによりパルス数による出力
電圧制御と通常のPWM制御を行うことにより変調比が小
さい領域において電流リップルやトルク脈動を小さくす
ることを可能にしている。
電圧制御と通常のPWM制御を行うことにより変調比が小
さい領域において電流リップルやトルク脈動を小さくす
ることを可能にしている。
実施例 以下、本発明の一実施例のPWMインバータ制御装置に
ついて図面を参照しながら説明する。
ついて図面を参照しながら説明する。
第１図は本発明の一実施例を示すブロック図、第２図
は第１図の各部の信号波形である。図において、従来例
と同一の構成及び信号波形は従来例と同一符号を付して
重複した構成の説明を省略する。64は指令電圧のデータ
の絶対値の大小を検出する検出器、63は検出器64の信号
によりパルス数制御を行うパルス数制御回路、65は検出
器64の信号により比較器61の信号とパルス数制御器63の
信号を切替えるスイッチである。
は第１図の各部の信号波形である。図において、従来例
と同一の構成及び信号波形は従来例と同一符号を付して
重複した構成の説明を省略する。64は指令電圧のデータ
の絶対値の大小を検出する検出器、63は検出器64の信号
によりパルス数制御を行うパルス数制御回路、65は検出
器64の信号により比較器61の信号とパルス数制御器63の
信号を切替えるスイッチである。
以上のように構成されたPWMインバータ制御装置につ
いて、以下第１図及び第２図を用いてその動作を説明す
る。
いて、以下第１図及び第２図を用いてその動作を説明す
る。
まず、第２図は第１図における各部の信号波形であ
る。第２図（ａ）は指令電圧の絶対値が大きい場合であ
り、比較器61の出力は第２図（ｂ′）のようになる。指
令電圧のデータの４データ分を最小パルス幅Ｔとするも
のとする。検出器64の出力は第２図（ｄ）に示すように
指令電圧のデータの値が最大値から４データマイナスし
た値より大きくなると“H"となり、パルス数制御回路63
とスイッチ65に入力される。
る。第２図（ａ）は指令電圧の絶対値が大きい場合であ
り、比較器61の出力は第２図（ｂ′）のようになる。指
令電圧のデータの４データ分を最小パルス幅Ｔとするも
のとする。検出器64の出力は第２図（ｄ）に示すように
指令電圧のデータの値が最大値から４データマイナスし
た値より大きくなると“H"となり、パルス数制御回路63
とスイッチ65に入力される。
パルス数制御回路63は検出器64の信号により動作を開
始し、指令電圧の値に応じてパルス数制御を行う。期間
T0′での指令電圧は最大値から２データマイナスした値
であるからパルス数制御器は、最小パルス幅Ｔのパルス
を搬送波の４個に２個出力を行う。すなわち期間T0′で
のPWM信号のON時間（T1′＋T2′＋T3′＋T4′）とパル
ス数制御信号のON時間（Ｔ＋Ｔ）が等しくなる。期間
T0″での指令電圧は最大値から１データマイナスした値
であるからパルス数制御回路63は最小パルス幅Ｔのパル
スを搬送波の４個に１個出力を行う。すなわち期間T0″
でのPWM信号のON時間（T1″＋T2″＋T3″＋T4″）とパ
ルス数制御信号のON時間Ｔは等しくなる。同様に指令電
圧が最大値から３データマイナスした値ではパルス数制
御回路63は最小パルス幅Ｔのパルスを搬送波の４個に３
個出力を行う。
始し、指令電圧の値に応じてパルス数制御を行う。期間
T0′での指令電圧は最大値から２データマイナスした値
であるからパルス数制御器は、最小パルス幅Ｔのパルス
を搬送波の４個に２個出力を行う。すなわち期間T0′で
のPWM信号のON時間（T1′＋T2′＋T3′＋T4′）とパル
ス数制御信号のON時間（Ｔ＋Ｔ）が等しくなる。期間
T0″での指令電圧は最大値から１データマイナスした値
であるからパルス数制御回路63は最小パルス幅Ｔのパル
スを搬送波の４個に１個出力を行う。すなわち期間T0″
でのPWM信号のON時間（T1″＋T2″＋T3″＋T4″）とパ
ルス数制御信号のON時間Ｔは等しくなる。同様に指令電
圧が最大値から３データマイナスした値ではパルス数制
御回路63は最小パルス幅Ｔのパルスを搬送波の４個に３
個出力を行う。
また、指令電圧の値が最小値から４データプラスした
値より小さくなると、最小OFF時間幅をＴに固定し、前
述のデータが大きくなった場合と同様に指令電圧が最小
値から１データプラスした値のときは、搬送波の４個に
１個出力する。最小値から２データプラスした値のとき
は、搬送波の４個に２個出力する。最小値から３データ
プラスした値のときは、搬送波の４個に３個出力する。
値より小さくなると、最小OFF時間幅をＴに固定し、前
述のデータが大きくなった場合と同様に指令電圧が最小
値から１データプラスした値のときは、搬送波の４個に
１個出力する。最小値から２データプラスした値のとき
は、搬送波の４個に２個出力する。最小値から３データ
プラスした値のときは、搬送波の４個に３個出力する。
スイッチ65は検出器64の出力により、“L"の場合は比
較器61に接続し、通常のPWM出力を行い、“H"の場合は
パルス数制御回路63側に接続し、パルス数出力を行う。
較器61に接続し、通常のPWM出力を行い、“H"の場合は
パルス数制御回路63側に接続し、パルス数出力を行う。
以上のように本実施例によれば、指令電圧のデータの
絶対値がある値より大きくなると出力パルス幅をある幅
に固定し、その出力パルスのパルス数により出力電圧を
制御し、それ以外の時には通常のPWM出力を行うことに
より、２アーム変調での変調比が小さい領域すなわち、
出力電圧パルスが狭くなったとき、出力パルス幅をある
一定の幅とし、各出力パルスごとの短絡防止時間tdの影
響を小さくすることができる。また、スイッチング回数
が減るため、指令電圧の一周期における短絡防止時間td
の回数も減らすことができる。すなわち、２アーム変調
での変調比が小さい領域において電流リップルやトルク
脈動を低減できる。
絶対値がある値より大きくなると出力パルス幅をある幅
に固定し、その出力パルスのパルス数により出力電圧を
制御し、それ以外の時には通常のPWM出力を行うことに
より、２アーム変調での変調比が小さい領域すなわち、
出力電圧パルスが狭くなったとき、出力パルス幅をある
一定の幅とし、各出力パルスごとの短絡防止時間tdの影
響を小さくすることができる。また、スイッチング回数
が減るため、指令電圧の一周期における短絡防止時間td
の回数も減らすことができる。すなわち、２アーム変調
での変調比が小さい領域において電流リップルやトルク
脈動を低減できる。
なお、本実施例において指令電圧のデータの４データ
分を最小パルス幅Ｔとしたが、ｎデータ分を最小パルス
幅とし、PWM信号出力と同じ値の出力が得られるよう
に、パルス数制御を行ってもよい。
分を最小パルス幅Ｔとしたが、ｎデータ分を最小パルス
幅とし、PWM信号出力と同じ値の出力が得られるよう
に、パルス数制御を行ってもよい。
発明の効果 以上のように本発明は、指令電圧のデータの絶対値が
ある値より大きくなると出力パルス幅をある幅に固定
し、その出力パルスのパルス数にて出力電圧を制御し、
それ以外の時には通常のPWM出力を行うようにすること
により、２アーム変調での変調率が小さい領域において
電流リップルやトルク脈動を低減できる。
ある値より大きくなると出力パルス幅をある幅に固定
し、その出力パルスのパルス数にて出力電圧を制御し、
それ以外の時には通常のPWM出力を行うようにすること
により、２アーム変調での変調率が小さい領域において
電流リップルやトルク脈動を低減できる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の各部の信号波形図、第３図は従来のPWMインバ
ータ装置を示すブロック図、第４図はPWM回路を示すブ
ロック図、第５図は第４図における各部の信号波形図、
第６図は２アーム変調における変調波形図である。 １……直流電源、２……インバータ、３……モータ、４
……指令電圧信号波発生器、５……搬送波発生器、６…
…変調回路、７……駆動回路、61……比較器、62……反
転素子、63……パルス数制御回路、64……検出器、65…
…切替スイッチ、Q1〜Q6……パワー素子。
第１図の各部の信号波形図、第３図は従来のPWMインバ
ータ装置を示すブロック図、第４図はPWM回路を示すブ
ロック図、第５図は第４図における各部の信号波形図、
第６図は２アーム変調における変調波形図である。 １……直流電源、２……インバータ、３……モータ、４
……指令電圧信号波発生器、５……搬送波発生器、６…
…変調回路、７……駆動回路、61……比較器、62……反
転素子、63……パルス数制御回路、64……検出器、65…
…切替スイッチ、Q1〜Q6……パワー素子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−274669（ＪＰ，Ａ) 電気学会編「半導体電力変換回路」第 ５版（平成２年４月10日発行）電気学 会、Ｐ．111 (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 7/42 - 7/98
Claims (1)
- 【請求項１】３相電圧形インバータにおいて、指令電圧
の絶対値が最大となる相を電圧極性が正の場合には直流
電源の正電位側に固定し、他の２相のみをPWMし、また
電圧極性が負の場合には直流電源の負電位側に固定し
て、他の２相のみをPWMして出力電圧を制御するPWMイン
バータ制御装置において、指令電圧のデータの絶対値が
ある値より大きくなると出力パルス幅をある幅に固定
し、その出力パルスのパルス数により出力電圧を制御
し、それ以外の時には通常のPWM出力を行うことを特徴
とするPWMインバータ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2229364A JP2924133B2 (ja) | 1990-08-29 | 1990-08-29 | Ｐｗｍインバータ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2229364A JP2924133B2 (ja) | 1990-08-29 | 1990-08-29 | Ｐｗｍインバータ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04109874A JPH04109874A (ja) | 1992-04-10 |
| JP2924133B2 true JP2924133B2 (ja) | 1999-07-26 |
Family
ID=16891012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2229364A Expired - Fee Related JP2924133B2 (ja) | 1990-08-29 | 1990-08-29 | Ｐｗｍインバータ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2924133B2 (ja) |
-
1990
- 1990-08-29 JP JP2229364A patent/JP2924133B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電気学会編「半導体電力変換回路」第５版（平成２年４月１０日発行）電気学会、Ｐ．１１１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04109874A (ja) | 1992-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610806A (en) | Pulse width modulation method for driving three phase power inverter/converter switches with balanced discontinuous phase commands | |
| US5099408A (en) | System for controlling a PWM inverter having delay time compensation | |
| JPH0437669B2 (ja) | ||
| JP2888068B2 (ja) | 並列多重インバータの制御方法及びその装置 | |
| JP2005020919A (ja) | 電動機の制御装置 | |
| US6366064B1 (en) | Dual mode controller for switching circuirty | |
| JP2718058B2 (ja) | 三相電圧形インバータのｐｗｍ制御方法 | |
| JP2924133B2 (ja) | Ｐｗｍインバータ制御装置 | |
| JP2821181B2 (ja) | インバータ装置 | |
| JP3108003B2 (ja) | 電流形変換器の制御装置 | |
| JP3341004B2 (ja) | パルス幅変調方式インバータの制御装置 | |
| JP2645176B2 (ja) | Ｐｗｍ電力変換装置 | |
| JP3611075B2 (ja) | 単相入力３相出力電力変換回路 | |
| JP3413189B2 (ja) | パルス幅変調方式インバータの制御装置 | |
| JPH09149658A (ja) | 直列多重型インバータ装置 | |
| JPH0421363A (ja) | インバータ装置 | |
| US4559593A (en) | Method and apparatus for reducing the number of switching transitions in a voltage source inverter | |
| JP3236318B2 (ja) | 直流電動機の運転制御装置 | |
| JPH0732606B2 (ja) | 電流形インバ−タの制御装置 | |
| JP2681883B2 (ja) | インバータ装置 | |
| JPH09163754A (ja) | 直列多重型インバータの制御装置 | |
| JP3115160B2 (ja) | 電力変換装置 | |
| JP2644255B2 (ja) | インバータの制御方法 | |
| JP2000228881A (ja) | インバータ装置の制御方法 | |
| JP3251805B2 (ja) | Ｎｐｃインバータ装置及びその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |