JP3108003B2 - 電流形変換器の制御装置 - Google Patents
電流形変換器の制御装置Info
- Publication number
- JP3108003B2 JP3108003B2 JP07334926A JP33492695A JP3108003B2 JP 3108003 B2 JP3108003 B2 JP 3108003B2 JP 07334926 A JP07334926 A JP 07334926A JP 33492695 A JP33492695 A JP 33492695A JP 3108003 B2 JP3108003 B2 JP 3108003B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current
- signal
- circuit
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、誘導電動機用のＶ
ＶＶＦ（可変電圧可変周波数）装置や各種電源装置など
に使用されるインバータやコンバータ装置の制御装置に
関し、特に本発明は、ＰＷＭ変調を行って電流を制御す
る電流形変換器の制御装置に関するものである。
ＶＶＦ（可変電圧可変周波数）装置や各種電源装置など
に使用されるインバータやコンバータ装置の制御装置に
関し、特に本発明は、ＰＷＭ変調を行って電流を制御す
る電流形変換器の制御装置に関するものである。
【０００２】
【従来の技術】ＰＷＭ変調を行って制御する三相電流形
変換器の一例が、例えば、社団法人電気学会編、社団法
人電気学会発行「半導体電力変換回路」（1987年3 月31
日初版発行）の２１２〜２１４頁に記載されている。同
書にはコンバータが示されているが、インバータにおい
ても、電源と負荷が入れ替わり電力の伝達方向が変わる
のみで、同種の制御装置を用いることができる。あるい
は、コンバータはインバータの回生動作を行っている状
態と見ることもでき、インバータとコンバータは基本的
に同種の制御装置で制御することができる。。上記制御
装置の詳細は、例えば電気学会論文誌Ｄ１０７巻１１号
（昭和６２年）にも見ることができる。
変換器の一例が、例えば、社団法人電気学会編、社団法
人電気学会発行「半導体電力変換回路」（1987年3 月31
日初版発行）の２１２〜２１４頁に記載されている。同
書にはコンバータが示されているが、インバータにおい
ても、電源と負荷が入れ替わり電力の伝達方向が変わる
のみで、同種の制御装置を用いることができる。あるい
は、コンバータはインバータの回生動作を行っている状
態と見ることもでき、インバータとコンバータは基本的
に同種の制御装置で制御することができる。。上記制御
装置の詳細は、例えば電気学会論文誌Ｄ１０７巻１１号
（昭和６２年）にも見ることができる。
【０００３】また、上記「半導体電力変換回路」の２１
３頁の図９．２．２４に見られる制御装置においては、
電源に同期したＰＬＬ回路出力パルスにより、ＲＯＭに
予め記憶させておいた正弦波パターンパルスＰと三角波
信号を読み出し、三角波信号は直流電圧制御用のための
関数発生器Ｉと比較されて短絡パルスを発生し、正弦波
パターンパルスと短絡パルスが合成回路において合成さ
れスイッチング素子を駆動するゲート信号を発生してい
る。なお、上記図９．２．２４において、移相回路を除
く位相制御回路はスイッチング素子の最小オン幅、オフ
幅の制約から必要になるものであり、本発明とは直接関
係しない。
３頁の図９．２．２４に見られる制御装置においては、
電源に同期したＰＬＬ回路出力パルスにより、ＲＯＭに
予め記憶させておいた正弦波パターンパルスＰと三角波
信号を読み出し、三角波信号は直流電圧制御用のための
関数発生器Ｉと比較されて短絡パルスを発生し、正弦波
パターンパルスと短絡パルスが合成回路において合成さ
れスイッチング素子を駆動するゲート信号を発生してい
る。なお、上記図９．２．２４において、移相回路を除
く位相制御回路はスイッチング素子の最小オン幅、オフ
幅の制約から必要になるものであり、本発明とは直接関
係しない。
【０００４】
【発明が解決しようとする課題】上記した２点の文献に
記載される事項から明らかなように、従来のＰＷＭ変調
を行う電流形変換器の制御装置は、正弦波パターンパル
スと短絡パルスをぞれぞれ別個の考え方により作成して
おき、これらを合成回路により合成しており、また、合
成するにあたっては移相回路で作成している交流電源電
圧や交流出力電圧の一周期３６０度の内のどの６０度期
間にいるのかの情報を合成回路が必要とし、非常に複雑
な制御装置とならざるを得なかった。
記載される事項から明らかなように、従来のＰＷＭ変調
を行う電流形変換器の制御装置は、正弦波パターンパル
スと短絡パルスをぞれぞれ別個の考え方により作成して
おき、これらを合成回路により合成しており、また、合
成するにあたっては移相回路で作成している交流電源電
圧や交流出力電圧の一周期３６０度の内のどの６０度期
間にいるのかの情報を合成回路が必要とし、非常に複雑
な制御装置とならざるを得なかった。
【０００５】一方、従来のＰＷＭ変調を行う三相電圧形
変換器においては、前記した電気学会発行「半導体電力
変換回路」１１４頁の図６．３．５に見られるように、
基本的には三角波キャリア信号ｅs と電圧指令値ｅO u
，ｅo v ，ｅo w との大小関係のみにより変換器を構
成する各スイッチング素子の駆動信号ｖu ，ｖv ，ｖw
を得ることができ、電流形変換器に比べ非常に簡単な制
御装置とすることができる。
変換器においては、前記した電気学会発行「半導体電力
変換回路」１１４頁の図６．３．５に見られるように、
基本的には三角波キャリア信号ｅs と電圧指令値ｅO u
，ｅo v ，ｅo w との大小関係のみにより変換器を構
成する各スイッチング素子の駆動信号ｖu ，ｖv ，ｖw
を得ることができ、電流形変換器に比べ非常に簡単な制
御装置とすることができる。
【０００６】上記電圧形変換器に対して、電流形変換器
においては、三角波キャリア信号と各相の電流指令値と
の大小関係のみによりＰＷＭパターンを作成し、スイッ
チング素子の駆動信号を得たのでは、各相の電流は他相
のスイッチングの影響を強く受けるため、ＰＷＭパター
ン通りとはならず、電流指令値と実電流は一致しない。
また、電流形では直流電流源や直流電流負荷の電流連続
性を保証するための短絡回路を追加する必要がある。本
発明は上記した従来技術の問題点を考慮してなされたも
のであり、本発明は、電圧形変換器と類似の手段によ
り、ほぼ同等規模で簡単にＰＷＭ制御を行うことができ
る三相電流形変換器の制御装置を得ることを目的とす
る。
においては、三角波キャリア信号と各相の電流指令値と
の大小関係のみによりＰＷＭパターンを作成し、スイッ
チング素子の駆動信号を得たのでは、各相の電流は他相
のスイッチングの影響を強く受けるため、ＰＷＭパター
ン通りとはならず、電流指令値と実電流は一致しない。
また、電流形では直流電流源や直流電流負荷の電流連続
性を保証するための短絡回路を追加する必要がある。本
発明は上記した従来技術の問題点を考慮してなされたも
のであり、本発明は、電圧形変換器と類似の手段によ
り、ほぼ同等規模で簡単にＰＷＭ制御を行うことができ
る三相電流形変換器の制御装置を得ることを目的とす
る。
【０００７】
【課題を解決するための手段】図１は本発明の制御装置
の全体構成を示す図である。同図において、１は負荷の
線電流指令値ｉu * 、ｉv * 、ｉw * を発生する電流指
令発生器であり、電流指令発生器１は例えば図示しない
負荷となる電動機速度制御回路の出力などにより駆動さ
れ、電動機速度が所定値になるような電流指令値を発生
する。なお、速度制御回路以外にも位置制御回路、トル
ク制御回路、電流制御回路など用途に応じて各種のもの
を使用することができる。
の全体構成を示す図である。同図において、１は負荷の
線電流指令値ｉu * 、ｉv * 、ｉw * を発生する電流指
令発生器であり、電流指令発生器１は例えば図示しない
負荷となる電動機速度制御回路の出力などにより駆動さ
れ、電動機速度が所定値になるような電流指令値を発生
する。なお、速度制御回路以外にも位置制御回路、トル
ク制御回路、電流制御回路など用途に応じて各種のもの
を使用することができる。
【０００８】２は電流指令発生器１が出力する線電流指
令値より相電流指令値ｉuw *，ｉvu *，ｉwv *を発生さ
せる減算器、３は三角波キャリア信号発生器、４は相電
流指令値と三角波キャリア信号を比較してその大小関係
に応じ各相のオン、オフ信号Ｓuw、Ｓvu、Ｓwvを発生す
る比較器である。また、５は各相のオン、オフ信号より
信号Ｓu1+ ，Ｓu1- ，Ｓv1+ ，Ｓv1- ，Ｓw1+ ，Ｓw1-
を発生する論理回路、６は前記した短絡パルスＳu0，Ｓ
v0，Ｓw0を発生する短絡パルス発生回路、７は上記論理
回路５と短絡パルス発生回路６の出力を合成し、各相ア
ームを構成するスイッチング素子の駆動信号Ｓu + ，Ｓ
u - ，Ｓv + ，Ｓv - ，Ｓw + ，Ｓw - を得る合成回路
である。
令値より相電流指令値ｉuw *，ｉvu *，ｉwv *を発生さ
せる減算器、３は三角波キャリア信号発生器、４は相電
流指令値と三角波キャリア信号を比較してその大小関係
に応じ各相のオン、オフ信号Ｓuw、Ｓvu、Ｓwvを発生す
る比較器である。また、５は各相のオン、オフ信号より
信号Ｓu1+ ，Ｓu1- ，Ｓv1+ ，Ｓv1- ，Ｓw1+ ，Ｓw1-
を発生する論理回路、６は前記した短絡パルスＳu0，Ｓ
v0，Ｓw0を発生する短絡パルス発生回路、７は上記論理
回路５と短絡パルス発生回路６の出力を合成し、各相ア
ームを構成するスイッチング素子の駆動信号Ｓu + ，Ｓ
u - ，Ｓv + ，Ｓv - ，Ｓw + ，Ｓw - を得る合成回路
である。
【０００９】上記した１〜７の各要素はそれぞれ簡単な
動作を行うのみであり、ＩＣ化された汎用チップで、極
めて少数の部品にて構成することができる。電流形変換
器の制御装置は前記したように、通常、電圧形変換器の
制御装置より複雑な構成となるが、本発明においては、
上記のような簡単な構成で電流形変換装置の制御装置を
構成することができる。以下、その理由を説明する。
動作を行うのみであり、ＩＣ化された汎用チップで、極
めて少数の部品にて構成することができる。電流形変換
器の制御装置は前記したように、通常、電圧形変換器の
制御装置より複雑な構成となるが、本発明においては、
上記のような簡単な構成で電流形変換装置の制御装置を
構成することができる。以下、その理由を説明する。
【００１０】図２は電圧形変換器の主回路構成と本発明
に係わる電流形変換装置の主回路構成を示す図である。
図２（ａ）は本発明の参考となる電圧形変換器の主回路
構成を示し、図２（ｂ）は本発明に係わる電流形変換装
置の主回路構成を示している。同図において、２１は直
流電圧源、４１は直流電流源、２２〜２７、４２〜４７
はスイッチング素子、２８〜３３は無効電力処理用の逆
並列ダイオード、４８〜５３はスイッチング素子の逆耐
圧を得るための直列ダイオード、３４〜３６、５４〜５
６は負荷である。図２において、同図（ａ）に示す電圧
形変換器と、（ｂ）に示す電流形変換器は、電圧・電流
に関して相対回路となっており、次の表１に示すように
諸量がそれぞれ対応している。
に係わる電流形変換装置の主回路構成を示す図である。
図２（ａ）は本発明の参考となる電圧形変換器の主回路
構成を示し、図２（ｂ）は本発明に係わる電流形変換装
置の主回路構成を示している。同図において、２１は直
流電圧源、４１は直流電流源、２２〜２７、４２〜４７
はスイッチング素子、２８〜３３は無効電力処理用の逆
並列ダイオード、４８〜５３はスイッチング素子の逆耐
圧を得るための直列ダイオード、３４〜３６、５４〜５
６は負荷である。図２において、同図（ａ）に示す電圧
形変換器と、（ｂ）に示す電流形変換器は、電圧・電流
に関して相対回路となっており、次の表１に示すように
諸量がそれぞれ対応している。
【００１１】
【表１】
【００１２】図３は電圧形および電流形変換器の各部波
形を示す図、図４は短絡パルスの発生原理を示す図であ
る。図３において、左側に記した記号が電圧形変換器の
ものであり、右側に記した記号が電流形変換器のもので
ある。また、図４は図３において、の部分を拡大して
示した図である。なお、図４には後述する短絡パルス
（同図の網かけ部分）が示されており、また、電流値は
この間略一定値として示されている。
形を示す図、図４は短絡パルスの発生原理を示す図であ
る。図３において、左側に記した記号が電圧形変換器の
ものであり、右側に記した記号が電流形変換器のもので
ある。また、図４は図３において、の部分を拡大して
示した図である。なお、図４には後述する短絡パルス
（同図の網かけ部分）が示されており、また、電流値は
この間略一定値として示されている。
【００１３】次に、上記表を基にして、まず従来の電圧
形変換器の動作を図３の波形図により説明する。電圧形
変換器の指令線間電圧実効値をＶ* 、電圧位相をθ、相
電圧指令値をｖu * ，ｖv * ，ｖw * 、線間電圧指令値
をｖuv* ，ｖvw* ，ｖwu* とすると、これらは次の
（１）（２）（３）式で表される（下式において、√(2
/3) は2/3 の平方根を示す。以下同じ）。 ｖu * ＝1/3 ( ｖuv* −ｖwu* ）＝√(2/3) ・Ｖ* sin （θ−π／６） （１） ｖv * ＝1/3 ( ｖvw* −ｖuv* ）＝√(2/3) ・Ｖ* sin （θ−５π／６）（２） ｖw * ＝1/3 ( ｖwu* −ｖvw* ）＝√(2/3) ・Ｖ* sin （θ−３π／２）（３）
形変換器の動作を図３の波形図により説明する。電圧形
変換器の指令線間電圧実効値をＶ* 、電圧位相をθ、相
電圧指令値をｖu * ，ｖv * ，ｖw * 、線間電圧指令値
をｖuv* ，ｖvw* ，ｖwu* とすると、これらは次の
（１）（２）（３）式で表される（下式において、√(2
/3) は2/3 の平方根を示す。以下同じ）。 ｖu * ＝1/3 ( ｖuv* −ｖwu* ）＝√(2/3) ・Ｖ* sin （θ−π／６） （１） ｖv * ＝1/3 ( ｖvw* −ｖuv* ）＝√(2/3) ・Ｖ* sin （θ−５π／６）（２） ｖw * ＝1/3 ( ｖwu* −ｖvw* ）＝√(2/3) ・Ｖ* sin （θ−３π／２）（３）
【００１４】電圧形変換器においては、図３（ａ）に示
すように、上記（１）〜（３）式に示される相電圧指令
値ｖu * ，ｖv * ，ｖw * と、振幅±ＶDC／２の三角波
キャリア信号を比較して、その大小関係により図３
（ｂ）（ｃ）に示すパルス信号Ｓu ，Ｓv ，Ｓw （同図
ではＳw は図示されていない）を発生させる。例えば、
同図においてＵ相の相電圧指令値ｖu * が三角波キャリ
ア信号より大きいときパルス信号Ｓu を発生させ、Ｖ相
の相電圧指令値ｖv * が三角波キャリア信号より大きい
とき、パルス信号Ｓv を発生させる。これらのパルス信
号により、図２（ａ）に示すスイッチング素子２２，２
４，２６を駆動し、また、上記パルス信号Ｓu ，Ｓv ，
Ｓw の否定信号によりスイッチング素子２３，２５，２
７を駆動することにより、負荷の相電圧として、正弦波
の相電圧指令値ｖu * ，ｖv * ，ｖw * と類似のＰＷＭ
変調された近似正弦波（図示せず）を得ることができ
る。
すように、上記（１）〜（３）式に示される相電圧指令
値ｖu * ，ｖv * ，ｖw * と、振幅±ＶDC／２の三角波
キャリア信号を比較して、その大小関係により図３
（ｂ）（ｃ）に示すパルス信号Ｓu ，Ｓv ，Ｓw （同図
ではＳw は図示されていない）を発生させる。例えば、
同図においてＵ相の相電圧指令値ｖu * が三角波キャリ
ア信号より大きいときパルス信号Ｓu を発生させ、Ｖ相
の相電圧指令値ｖv * が三角波キャリア信号より大きい
とき、パルス信号Ｓv を発生させる。これらのパルス信
号により、図２（ａ）に示すスイッチング素子２２，２
４，２６を駆動し、また、上記パルス信号Ｓu ，Ｓv ，
Ｓw の否定信号によりスイッチング素子２３，２５，２
７を駆動することにより、負荷の相電圧として、正弦波
の相電圧指令値ｖu * ，ｖv * ，ｖw * と類似のＰＷＭ
変調された近似正弦波（図示せず）を得ることができ
る。
【００１５】ここで、上記相電圧指令値ｖu * ，ｖv
* ，ｖw * と線間電圧指令値ｖuv* ，ｖvw* ，ｖwu*
には次の関係がある。 ｖuv* ＝ｖu * −ｖv * ＝√(2) ・Ｖ* sin θ （４） ｖvw* ＝ｖv * −ｖw * ＝√(2) ・Ｖ* sin （θ−２π／３） （５） ｖwu* ＝ｖw * −ｖu * ＝√(2) ・Ｖ* sin （θ−４π／３） （６） 負荷の線間電圧ｖuvとしては、図３（ｊ）に示すような
ＰＷＭ波形となるが、これは上記（４）式からも分かる
ように指令値ｖuv* に類似した近似正弦波となる。線間
電圧ｖvw，ｖwuについても同様である。このようにし
て、電圧形変換器では指令値に近似した正弦波状の線間
電圧が得られる。
* ，ｖw * と線間電圧指令値ｖuv* ，ｖvw* ，ｖwu*
には次の関係がある。 ｖuv* ＝ｖu * −ｖv * ＝√(2) ・Ｖ* sin θ （４） ｖvw* ＝ｖv * −ｖw * ＝√(2) ・Ｖ* sin （θ−２π／３） （５） ｖwu* ＝ｖw * −ｖu * ＝√(2) ・Ｖ* sin （θ−４π／３） （６） 負荷の線間電圧ｖuvとしては、図３（ｊ）に示すような
ＰＷＭ波形となるが、これは上記（４）式からも分かる
ように指令値ｖuv* に類似した近似正弦波となる。線間
電圧ｖvw，ｖwuについても同様である。このようにし
て、電圧形変換器では指令値に近似した正弦波状の線間
電圧が得られる。
【００１６】次に、以上の電圧形変換器と表１の双対性
を基にして、電流形変換器の動作について説明する。図
１に示した電流指令発生器１では、上記（４）〜（６）
式に相当する線電流指令値ｉu * ，ｉv * ，ｉw * を発
生する。これは指令線電流実効値をＩ* 、電流位相をθ
とすると、次の式で表される。 ｉu * ＝ｉuw* −ｉvu* ＝√(2) ・Ｉ* sin θ （７） ｉv * ＝ｉvu* −ｉwv* ＝√(2) ・Ｉ* sin （θ−２π／３） （８） ｉw * ＝ｉwv* −ｉuw* ＝√(2) ・Ｉ* sin （θ−４π／３） （９） これにより、前記した（１）〜（３）式に相当する相電
流指令値ｉuw* ，ｉvu * ，ｉwv* は次の式で表すことが
できる。 ｉuw* ＝1/3 ( ｉu * −ｉw * ）＝√(2/3) ・Ｉ* sin （θ−π／６） （10) ｉvu* ＝1/3 ( ｉv * −ｉu * ）＝√(2/3) ・Ｉ* sin （θ−５π／６）（11) ｉwv* ＝1/3 ( ｉw * −ｉv * ）＝√(2/3) ・Ｉ* sin （θ−３π／２）（12）
を基にして、電流形変換器の動作について説明する。図
１に示した電流指令発生器１では、上記（４）〜（６）
式に相当する線電流指令値ｉu * ，ｉv * ，ｉw * を発
生する。これは指令線電流実効値をＩ* 、電流位相をθ
とすると、次の式で表される。 ｉu * ＝ｉuw* −ｉvu* ＝√(2) ・Ｉ* sin θ （７） ｉv * ＝ｉvu* −ｉwv* ＝√(2) ・Ｉ* sin （θ−２π／３） （８） ｉw * ＝ｉwv* −ｉuw* ＝√(2) ・Ｉ* sin （θ−４π／３） （９） これにより、前記した（１）〜（３）式に相当する相電
流指令値ｉuw* ，ｉvu * ，ｉwv* は次の式で表すことが
できる。 ｉuw* ＝1/3 ( ｉu * −ｉw * ）＝√(2/3) ・Ｉ* sin （θ−π／６） （10) ｉvu* ＝1/3 ( ｉv * −ｉu * ）＝√(2/3) ・Ｉ* sin （θ−５π／６）（11) ｉwv* ＝1/3 ( ｉw * −ｉv * ）＝√(2/3) ・Ｉ* sin （θ−３π／２）（12）
【００１７】図１に示した減算器２は、指令値ｉuw* ，
ｉvu* ，ｉwv* を線電流ｉu * ，ｉv * ，ｉw * と指令
線電流実効値Ｉ* から上記（１０）〜（１２）式により
求め、求めた指令値ｉuw* ，ｉvu* ，ｉwv* は比較器４
において、図１に示す三角波キャリア信号発生器３が出
力する三角波キャリア信号と比較されパルス信号Ｓuw，
Ｓvu，Ｓwvを発生する。
ｉvu* ，ｉwv* を線電流ｉu * ，ｉv * ，ｉw * と指令
線電流実効値Ｉ* から上記（１０）〜（１２）式により
求め、求めた指令値ｉuw* ，ｉvu* ，ｉwv* は比較器４
において、図１に示す三角波キャリア信号発生器３が出
力する三角波キャリア信号と比較されパルス信号Ｓuw，
Ｓvu，Ｓwvを発生する。
【００１８】図３（ｂ）（ｃ）は上記パルス信号Ｓuw，
Ｓvu（Ｓwvは図示せず）を示す図であり、これらのパル
ス信号は図１の論理回路５で、図３（ｄ）（ｅ）（ｆ）
（ｇ）に示すスイッチング素子の駆動信号Ｓu1+ ，Ｓu1
- ，Ｓv1+ ，Ｓv1- ，Ｓw1+（図示せず），Ｓw1- （図
示せず）に変換され、図２のスイッチング素子４２〜４
７を駆動する。論理回路５において、上記駆動信号Ｓu1
+ ，Ｓu1- ，Ｓv1+ ，Ｓv1- ，Ｓw1+ ，Ｓw1- を生成す
る論理式は次の通りである。なお、下式において、NOT
(Ｓxy) はＳxyの否定を示す。 Ｓu1+ ＝Ｓuw・NOT(Ｓvu） （13) Ｓu1- ＝NOT(Ｓuw）・Ｓvu (14) Ｓv1+ ＝Ｓvu・NOT(Ｓwv） （15) Ｓv1- ＝NOT(Ｓvu）・Ｓwv (16) Ｓw1+ ＝Ｓwv・NOT(Ｓuw） （17) Ｓw1- ＝NOT(Ｓwv）・Ｓuw (18)
Ｓvu（Ｓwvは図示せず）を示す図であり、これらのパル
ス信号は図１の論理回路５で、図３（ｄ）（ｅ）（ｆ）
（ｇ）に示すスイッチング素子の駆動信号Ｓu1+ ，Ｓu1
- ，Ｓv1+ ，Ｓv1- ，Ｓw1+（図示せず），Ｓw1- （図
示せず）に変換され、図２のスイッチング素子４２〜４
７を駆動する。論理回路５において、上記駆動信号Ｓu1
+ ，Ｓu1- ，Ｓv1+ ，Ｓv1- ，Ｓw1+ ，Ｓw1- を生成す
る論理式は次の通りである。なお、下式において、NOT
(Ｓxy) はＳxyの否定を示す。 Ｓu1+ ＝Ｓuw・NOT(Ｓvu） （13) Ｓu1- ＝NOT(Ｓuw）・Ｓvu (14) Ｓv1+ ＝Ｓvu・NOT(Ｓwv） （15) Ｓv1- ＝NOT(Ｓvu）・Ｓwv (16) Ｓw1+ ＝Ｓwv・NOT(Ｓuw） （17) Ｓw1- ＝NOT(Ｓwv）・Ｓuw (18)
【００１９】以上のようにして、ＰＷＭ変調を行う電流
形変換器の制御回路を、図１に示した構成で比較的に簡
単に実現することができる。ここで、電流形変換器にお
いては、図２（ｂ）に示した直流電源４１は電流源であ
るから、図２（ｂ）に示す正側の全てのスイッチング素
子４２，４４，４６あるいは負側の全てのスイッチング
素子４３，４５，４７を同時にオフ状態とすると、直流
電源を急激に遮断することとによる過電圧の発生を招
く。このため、このような動作を行うことはできない。
形変換器の制御回路を、図１に示した構成で比較的に簡
単に実現することができる。ここで、電流形変換器にお
いては、図２（ｂ）に示した直流電源４１は電流源であ
るから、図２（ｂ）に示す正側の全てのスイッチング素
子４２，４４，４６あるいは負側の全てのスイッチング
素子４３，４５，４７を同時にオフ状態とすると、直流
電源を急激に遮断することとによる過電圧の発生を招
く。このため、このような動作を行うことはできない。
【００２０】図３のの部分を拡大した図４を参照する
と、時刻ｔ３〜ｔ４のように三角波キャリア信号が全て
の相電流指令値ｉuw* ，ｉvu* ，ｉwv* よりも大きくな
る期間では、パルス信号Ｓuw，Ｓvu，Ｓwvの全てがオフ
となる。パルス信号Ｓuw，Ｓvu，Ｓwvの全てがオフとな
ると、（１３）〜（１８）式から明らかなように、Ｓu1
+ ，Ｓu1- ，Ｓv1+ ，Ｓv1- ，Ｓw1+ ，Ｓw1- の全ても
Ｌとなり、全スイッチング素子がオフして過電圧の発生
を招くこととなる。そこで、上記のように全スイッチン
グ素子がオフとなる期間では、いずれかの相の正負両側
のスイッチング素子を同時にオン状態とする短絡パルス
を設け、該短絡パルスにより直流電流源４１の電流通路
を確保する必要がある。三角波キャリア信号が全ての相
電流指令値より小さくなる期間でも、Ｓuw，Ｓvu，Ｓwv
の否定信号がオフになるので上記と同様である。また、
変換器がコンバータ動作をして電流負荷を駆動している
場合にも同様に短絡パルスが必要である。
と、時刻ｔ３〜ｔ４のように三角波キャリア信号が全て
の相電流指令値ｉuw* ，ｉvu* ，ｉwv* よりも大きくな
る期間では、パルス信号Ｓuw，Ｓvu，Ｓwvの全てがオフ
となる。パルス信号Ｓuw，Ｓvu，Ｓwvの全てがオフとな
ると、（１３）〜（１８）式から明らかなように、Ｓu1
+ ，Ｓu1- ，Ｓv1+ ，Ｓv1- ，Ｓw1+ ，Ｓw1- の全ても
Ｌとなり、全スイッチング素子がオフして過電圧の発生
を招くこととなる。そこで、上記のように全スイッチン
グ素子がオフとなる期間では、いずれかの相の正負両側
のスイッチング素子を同時にオン状態とする短絡パルス
を設け、該短絡パルスにより直流電流源４１の電流通路
を確保する必要がある。三角波キャリア信号が全ての相
電流指令値より小さくなる期間でも、Ｓuw，Ｓvu，Ｓwv
の否定信号がオフになるので上記と同様である。また、
変換器がコンバータ動作をして電流負荷を駆動している
場合にも同様に短絡パルスが必要である。
【００２１】そこで、図１に示すように、短絡パルス発
生回路６を設け、短絡パルスＳu0，Ｓv0，Ｓw0を発生さ
せ、上記信号Ｓu1+ ，Ｓu1- ，Ｓv1+ ，Ｓv1- ，Ｓw
1+ ，Ｓw1- と合成回路７により合成し、スイッチング
素子駆動信号Ｓu + ，Ｓu - ，Ｓv + ，Ｓv - ，Ｓw
+ ，Ｓw - を得る。ここで、過電圧の防止の面からは
どの相を短絡してもよいが、スイッチング素子のスイッ
チング損失低減の面からみて、素子のスイッチング回数
が増加しない相を選択することが望ましい。
生回路６を設け、短絡パルスＳu0，Ｓv0，Ｓw0を発生さ
せ、上記信号Ｓu1+ ，Ｓu1- ，Ｓv1+ ，Ｓv1- ，Ｓw
1+ ，Ｓw1- と合成回路７により合成し、スイッチング
素子駆動信号Ｓu + ，Ｓu - ，Ｓv + ，Ｓv - ，Ｓw
+ ，Ｓw - を得る。ここで、過電圧の防止の面からは
どの相を短絡してもよいが、スイッチング素子のスイッ
チング損失低減の面からみて、素子のスイッチング回数
が増加しない相を選択することが望ましい。
【００２２】これを図４により説明する。なお、図４の
信号Ｓu + ，Ｓu - ，Ｓv + ，Ｓv - ，Ｓw + ，Ｓw -
等は図３で示した駆動信号Ｓu1+ ，Ｓu1- ，Ｓv1+ ，Ｓ
v1-に短絡パルスを付加した信号であり（同図中の網か
け部分が短絡パルスを示している）、Ｓは三角波キャリ
ア信号が上昇中であるか下降中であるかを示す信号であ
る。図４の時刻ｔ3 においては、パルス信号Ｓuwが動作
してＳu + とＳw - がＨからＬにスイッチングを行うの
で、短絡相としては、Ｕ相かＷ相を選択する。これによ
り、Ｓu + またはＳw - がスイッチングせずにＨ状態を
保ち、Ｓu - またはＳw + がＬからＨにスイッチングす
ることで、スイッチング回数を増加させることなくスイ
ッチング動作をさせることができる。
信号Ｓu + ，Ｓu - ，Ｓv + ，Ｓv - ，Ｓw + ，Ｓw -
等は図３で示した駆動信号Ｓu1+ ，Ｓu1- ，Ｓv1+ ，Ｓ
v1-に短絡パルスを付加した信号であり（同図中の網か
け部分が短絡パルスを示している）、Ｓは三角波キャリ
ア信号が上昇中であるか下降中であるかを示す信号であ
る。図４の時刻ｔ3 においては、パルス信号Ｓuwが動作
してＳu + とＳw - がＨからＬにスイッチングを行うの
で、短絡相としては、Ｕ相かＷ相を選択する。これによ
り、Ｓu + またはＳw - がスイッチングせずにＨ状態を
保ち、Ｓu - またはＳw + がＬからＨにスイッチングす
ることで、スイッチング回数を増加させることなくスイ
ッチング動作をさせることができる。
【００２３】これに対し、Ｖ相を選択すると、Ｓv + ，
Ｓv - の双方をＬからＨにスイッチングさせなければな
らないので、スイッチング回数が増加する。Ｕ相とＷ相
のどちらを選ぶかはスイッチングの時間間隔が短くなら
ないようにするという観点からＵ相とするのが望まし
い。すなわち、図４に示すように、Ｓu + は時刻ｔ3 に
近いｔ2 でスイッチングを行っているが、Ｓw - は時刻
ｔ3 から遠いｔ1 でスイッチングを行っており、Ｓu +
をＨ状態に保った方が、スイッチング時間間隔を長くす
ることができる。このため、時刻ｔ3 ではＳu + をスイ
ッチングさせない方が望ましい。
Ｓv - の双方をＬからＨにスイッチングさせなければな
らないので、スイッチング回数が増加する。Ｕ相とＷ相
のどちらを選ぶかはスイッチングの時間間隔が短くなら
ないようにするという観点からＵ相とするのが望まし
い。すなわち、図４に示すように、Ｓu + は時刻ｔ3 に
近いｔ2 でスイッチングを行っているが、Ｓw - は時刻
ｔ3 から遠いｔ1 でスイッチングを行っており、Ｓu +
をＨ状態に保った方が、スイッチング時間間隔を長くす
ることができる。このため、時刻ｔ3 ではＳu + をスイ
ッチングさせない方が望ましい。
【００２４】このように、時刻ｔ3 〜ｔ4 においては、
図４の編みかけで示すようにＵ相で短絡パルスを作成す
る。他の時刻についても、同様な考え方により短絡パル
スを作成することができる。図３（ｈ）（ｉ）に示すＳ
u0，Ｓv0は上記のようにして生成された短絡パルスを示
したものであり、同図ではＷ相短絡パルスＳw0は省略し
ている。以上のように、図３（ｄ）〜（ｇ）に示したＰ
ＷＭパルスと（ｈ）（ｉ）に示した短絡パルスにより、
過電圧を発生することなく同図（ｊ）に示した線電流指
令値ｉu * に類似した近似正弦波状線電流ｉu を得るこ
とができる。なお、上記説明では電流形変換器として主
としてインバータについて説明したが、コンバータにつ
いても同様に考えることができる。
図４の編みかけで示すようにＵ相で短絡パルスを作成す
る。他の時刻についても、同様な考え方により短絡パル
スを作成することができる。図３（ｈ）（ｉ）に示すＳ
u0，Ｓv0は上記のようにして生成された短絡パルスを示
したものであり、同図ではＷ相短絡パルスＳw0は省略し
ている。以上のように、図３（ｄ）〜（ｇ）に示したＰ
ＷＭパルスと（ｈ）（ｉ）に示した短絡パルスにより、
過電圧を発生することなく同図（ｊ）に示した線電流指
令値ｉu * に類似した近似正弦波状線電流ｉu を得るこ
とができる。なお、上記説明では電流形変換器として主
としてインバータについて説明したが、コンバータにつ
いても同様に考えることができる。
【００２５】本発明は上記原理に基づき、電流形変換器
の制御装置を構成したものであり、本発明においては、
前記した課題を次のように解決する。 （１）負荷相電流値あるいは相電流に換算した電流指令
値と三角波キャリア信号との比較によりＰＷＭパルス信
号を発生させ、上記ＰＷＭパルス信号の内の相異なる二
相ＰＷＭパルス信号の一方の否定信号と他方のＰＷＭパ
ルス信号との論理積により、インバータまたはコンバー
タを構成する各スイッチング素子の駆動信号を得る。 （２）上記（１）において、三相の負荷や電源相電流指
令値あるいは相電流に換算した電流指令値のいずれもが
三角波キャリア信号より大きいか小さい期間に、変換器
の所定の相の正負両極側スイッチング素子双方を駆動す
る。 （３）上記（２）において、正負両極側のスイッチング
素子を駆動する相は、スイッチング回数の増加が少ない
相を選択する。
の制御装置を構成したものであり、本発明においては、
前記した課題を次のように解決する。 （１）負荷相電流値あるいは相電流に換算した電流指令
値と三角波キャリア信号との比較によりＰＷＭパルス信
号を発生させ、上記ＰＷＭパルス信号の内の相異なる二
相ＰＷＭパルス信号の一方の否定信号と他方のＰＷＭパ
ルス信号との論理積により、インバータまたはコンバー
タを構成する各スイッチング素子の駆動信号を得る。 （２）上記（１）において、三相の負荷や電源相電流指
令値あるいは相電流に換算した電流指令値のいずれもが
三角波キャリア信号より大きいか小さい期間に、変換器
の所定の相の正負両極側スイッチング素子双方を駆動す
る。 （３）上記（２）において、正負両極側のスイッチング
素子を駆動する相は、スイッチング回数の増加が少ない
相を選択する。
【００２６】本発明の請求項１および請求項２の発明に
おいては、上記（１）のように構成したので、電圧形変
換器とほぼ同等規模の簡単な構成で、三相電流形変換器
のＰＷＭ制御を行うことができる。本発明の請求項３の
発明においては、上記（２）の構成としたので、電流形
変換器の過電圧を防止する短絡パルスを簡単な構成で得
ることができる。本発明の請求項４の発明においては、
上記（３）の構成としたので、スイッチング回数を減少
させ、スイッチング損失を低減化することができる。
おいては、上記（１）のように構成したので、電圧形変
換器とほぼ同等規模の簡単な構成で、三相電流形変換器
のＰＷＭ制御を行うことができる。本発明の請求項３の
発明においては、上記（２）の構成としたので、電流形
変換器の過電圧を防止する短絡パルスを簡単な構成で得
ることができる。本発明の請求項４の発明においては、
上記（３）の構成としたので、スイッチング回数を減少
させ、スイッチング損失を低減化することができる。
【００２７】
【発明の実施の形態】図５は本発明の実施例を示す図で
あり、同図には前記図１に示した論理回路５、短絡パル
ス発生回路６、合成回路７が示されている。なお、図１
に示す電流指令発生器１、減算器２、三角波キャリア信
号発生器３、比較器４は従来のＰＷＭ変調三相変換器に
おいて使用されている周知な手段を使用することがで
き、前記したように、ＩＣ化された汎用チップ等で容易
に構成することができる。図５において、６１〜６４は
否定ゲート、６０〜７０，７１，７２，７９〜８４は論
理積ゲート、７３，７４は否定論理和ゲート、７５〜７
８はＤフリップフロップ回路、８５〜９３は論理和ゲー
ト、Ｓuw，Ｓvu，Ｓwvは図１に示した比較器４の出力で
あり、また、Ｓは前記図４に示した三角波キャリア信号
が上昇中であるか下降中であるかを示す信号である。
あり、同図には前記図１に示した論理回路５、短絡パル
ス発生回路６、合成回路７が示されている。なお、図１
に示す電流指令発生器１、減算器２、三角波キャリア信
号発生器３、比較器４は従来のＰＷＭ変調三相変換器に
おいて使用されている周知な手段を使用することがで
き、前記したように、ＩＣ化された汎用チップ等で容易
に構成することができる。図５において、６１〜６４は
否定ゲート、６０〜７０，７１，７２，７９〜８４は論
理積ゲート、７３，７４は否定論理和ゲート、７５〜７
８はＤフリップフロップ回路、８５〜９３は論理和ゲー
ト、Ｓuw，Ｓvu，Ｓwvは図１に示した比較器４の出力で
あり、また、Ｓは前記図４に示した三角波キャリア信号
が上昇中であるか下降中であるかを示す信号である。
【００２８】同図において、否定ゲート６１〜６３およ
び論理積ゲート６５〜７０で前記した（１３）〜（１
８）式を演算する論理回路５を構成し、ＰＷＭパルスＳ
u1+ ，Ｓu1- ，Ｓv1+ ，Ｓv1- ，Ｓw1+ ，Ｓw1- を発生
する。また、否定ゲート６４、論理積ゲート７１，７
２，７９〜８４、否定論理積ゲート７３，７４、Ｄフリ
ップフロップ回路７５〜７８、および、論理和ゲート８
５〜８７で短絡パルス発生回路を構成し、短絡パルスＳ
u0，Ｓv0，Ｓw0を発生する。また、論理和ゲート８８〜
９３で合成回路７を構成し、ＰＷＭパルスＳu1+ ，Ｓu1
- ，Ｓv1+ ，Ｓv1- ，Ｓw1+ ，Ｓw1- と短絡パルスＳu
0，Ｓv0，Ｓw0を合成し、スイッチング素子の駆動信号
Ｓu + ，Ｓu - ，Ｓv + ，Ｓv - ，Ｓw + ，Ｓw - を発
生する。
び論理積ゲート６５〜７０で前記した（１３）〜（１
８）式を演算する論理回路５を構成し、ＰＷＭパルスＳ
u1+ ，Ｓu1- ，Ｓv1+ ，Ｓv1- ，Ｓw1+ ，Ｓw1- を発生
する。また、否定ゲート６４、論理積ゲート７１，７
２，７９〜８４、否定論理積ゲート７３，７４、Ｄフリ
ップフロップ回路７５〜７８、および、論理和ゲート８
５〜８７で短絡パルス発生回路を構成し、短絡パルスＳ
u0，Ｓv0，Ｓw0を発生する。また、論理和ゲート８８〜
９３で合成回路７を構成し、ＰＷＭパルスＳu1+ ，Ｓu1
- ，Ｓv1+ ，Ｓv1- ，Ｓw1+ ，Ｓw1- と短絡パルスＳu
0，Ｓv0，Ｓw0を合成し、スイッチング素子の駆動信号
Ｓu + ，Ｓu - ，Ｓv + ，Ｓv - ，Ｓw + ，Ｓw - を発
生する。
【００２９】次に図５の実施例の論理回路の動作を前記
図４を参照しながら説明する。ＰＷＭパルス信号Ｓuw，
Ｓvu，Ｓwvが入力されると、否定ゲート６１〜６４はそ
の否定信号NOT(Ｓvu），NOT(Ｓuw），NOT(Ｓvu）を出力
する。論理積ゲート６５〜７０は、上記NOT(Ｓvu），NO
T(Ｓuw），NOT(Ｓvu）とＳuw，Ｓvu，Ｓwvにより、前記
（１３）〜（１８）式に示す論理積演算を行い、Ｓu
+ ，Ｓu - ，Ｓv + ，Ｓv - ，Ｓw + ，Ｓw - を発生す
る。一方、三角波キャリア信号が上昇中のとき信号Ｓは
Ｈレベルであり、この状態のとき、時刻ｔ1 で信号Ｓwv
が動作しＨからＬレベルになる。信号ＳwvがＨからＬレ
ベルとなると、図５の論理積ゲート７２の出力は、信号
Ｓuw，ＳvuのＨ，Ｌに係わらず、ＨからＬとなる。この
とき、否定ゲート６４の出力は信号ＳがＨであるので、
否定論理和ゲート７４の出力はＬからＨとなり、Ｄフリ
ップフロップ回路７８，７７にラッチ用クロックパルス
が与えられる。
図４を参照しながら説明する。ＰＷＭパルス信号Ｓuw，
Ｓvu，Ｓwvが入力されると、否定ゲート６１〜６４はそ
の否定信号NOT(Ｓvu），NOT(Ｓuw），NOT(Ｓvu）を出力
する。論理積ゲート６５〜７０は、上記NOT(Ｓvu），NO
T(Ｓuw），NOT(Ｓvu）とＳuw，Ｓvu，Ｓwvにより、前記
（１３）〜（１８）式に示す論理積演算を行い、Ｓu
+ ，Ｓu - ，Ｓv + ，Ｓv - ，Ｓw + ，Ｓw - を発生す
る。一方、三角波キャリア信号が上昇中のとき信号Ｓは
Ｈレベルであり、この状態のとき、時刻ｔ1 で信号Ｓwv
が動作しＨからＬレベルになる。信号ＳwvがＨからＬレ
ベルとなると、図５の論理積ゲート７２の出力は、信号
Ｓuw，ＳvuのＨ，Ｌに係わらず、ＨからＬとなる。この
とき、否定ゲート６４の出力は信号ＳがＨであるので、
否定論理和ゲート７４の出力はＬからＨとなり、Ｄフリ
ップフロップ回路７８，７７にラッチ用クロックパルス
が与えられる。
【００３０】このとき、Ｄフリップフロップ回路７７の
Ｄ入力、すなわち否定ゲート６３の出力はＳwvがＬとな
っているためＨであり、Ｄフリップフロップ回路７７の
Ｑ出力もＬからＨとなる。この状態で時刻ｔ3 になる
と、Ｓuw，Ｓvu，Ｓwvの全てがＬとなり、否定ゲート６
１〜６３の全出力がＨとなるため、論理積ゲート７１の
出力もＨとなり、論理積ゲート８２の出力はＨとなる。
この信号は論理和ゲート８５を介して短絡パルスＳu0と
して出力される。この短絡パルスＳu0は論理和ゲート８
８，８９で前記した信号Ｓu1+ ，Ｓu1- と論理和が取ら
れ、駆動信号Ｓu + ，Ｓu - として出力される。
Ｄ入力、すなわち否定ゲート６３の出力はＳwvがＬとな
っているためＨであり、Ｄフリップフロップ回路７７の
Ｑ出力もＬからＨとなる。この状態で時刻ｔ3 になる
と、Ｓuw，Ｓvu，Ｓwvの全てがＬとなり、否定ゲート６
１〜６３の全出力がＨとなるため、論理積ゲート７１の
出力もＨとなり、論理積ゲート８２の出力はＨとなる。
この信号は論理和ゲート８５を介して短絡パルスＳu0と
して出力される。この短絡パルスＳu0は論理和ゲート８
８，８９で前記した信号Ｓu1+ ，Ｓu1- と論理和が取ら
れ、駆動信号Ｓu + ，Ｓu - として出力される。
【００３１】他の短絡パルスＳv0，Ｓw0についても同様
であり、例えば、短絡パルスＳv0については、信号Ｓが
Ｌレベルの時刻ｔ4 で信号Ｓuwが動作しＬからＨレベル
になると、論理積ゲート７１の出力はＨからＬとなり、
否定論理和ゲート７３の出力はＬからＨとなるので、Ｄ
フリップフロップ回路７５，７６にラッチ用クロックパ
ルスが与えられる。このとき、Ｄフリップフロップ回路
７６のＤ入力はＨなので、Ｄフリップフロップ回路７６
のＱ出力はＨにセットされ、この状態でＳuw，Ｓvu，Ｓ
wvの全てがＨとなると、論理積ゲート７２の出力がＨと
なり、論理積ゲート８０の出力はＨとなる。この信号は
論理和ゲート８６を介して短絡パルスＳv0として出力さ
れる。
であり、例えば、短絡パルスＳv0については、信号Ｓが
Ｌレベルの時刻ｔ4 で信号Ｓuwが動作しＬからＨレベル
になると、論理積ゲート７１の出力はＨからＬとなり、
否定論理和ゲート７３の出力はＬからＨとなるので、Ｄ
フリップフロップ回路７５，７６にラッチ用クロックパ
ルスが与えられる。このとき、Ｄフリップフロップ回路
７６のＤ入力はＨなので、Ｄフリップフロップ回路７６
のＱ出力はＨにセットされ、この状態でＳuw，Ｓvu，Ｓ
wvの全てがＨとなると、論理積ゲート７２の出力がＨと
なり、論理積ゲート８０の出力はＨとなる。この信号は
論理和ゲート８６を介して短絡パルスＳv0として出力さ
れる。
【００３２】なお、上記実施例では、論理回路５を論理
和ゲート、論理積ゲート等の論理素子で構成した場合を
示したが、上記論理動作はマイクロプロセッサ等を使用
してソフトウェアにより実現することもできる。また、
短絡パルスを発生する手段は、上記実施例に限定される
ものでなく、要は、全てのスイッチング素子が同時にオ
フ状態とならないようにする手段を設ければよい。
和ゲート、論理積ゲート等の論理素子で構成した場合を
示したが、上記論理動作はマイクロプロセッサ等を使用
してソフトウェアにより実現することもできる。また、
短絡パルスを発生する手段は、上記実施例に限定される
ものでなく、要は、全てのスイッチング素子が同時にオ
フ状態とならないようにする手段を設ければよい。
【００３３】
【発明の効果】以上説明したように、本発明において
は、負荷相電流値あるいは相電流に換算した電流指令値
と三角波キャリア信号との比較によりＰＷＭパルス信号
を発生させ、上記ＰＷＭパルス信号の内の相異なる二相
ＰＷＭパルス信号の一方の否定信号と他方のＰＷＭパル
ス信号との論理積を求めて変換器を構成する各スイッチ
ング素子の駆動信号を得るようにしたので、電圧形変換
器とほぼ同様な比較的簡単な制御装置でＰＷＭ変調によ
り制御する電流形変換器を実現することができる。ま
た、三相の負荷や電源相電流指令値あるいは相電流に換
算した電流指令値のいずれもが三角波キャリア信号より
大きいか小さい期間に、変換器の所定の相の正負両極側
スイッチング素子双方を駆動することにより、電流形変
換器の過電圧を防止する短絡パルスを簡単な構成で得る
ことができる。さらに、上記正負両極側のスイッチング
素子を駆動する相として、スイッチング回数の増加が少
ない相を選択することにより、スイッチング回数を減少
させ、スイッチング損失を低減化することができる。
は、負荷相電流値あるいは相電流に換算した電流指令値
と三角波キャリア信号との比較によりＰＷＭパルス信号
を発生させ、上記ＰＷＭパルス信号の内の相異なる二相
ＰＷＭパルス信号の一方の否定信号と他方のＰＷＭパル
ス信号との論理積を求めて変換器を構成する各スイッチ
ング素子の駆動信号を得るようにしたので、電圧形変換
器とほぼ同様な比較的簡単な制御装置でＰＷＭ変調によ
り制御する電流形変換器を実現することができる。ま
た、三相の負荷や電源相電流指令値あるいは相電流に換
算した電流指令値のいずれもが三角波キャリア信号より
大きいか小さい期間に、変換器の所定の相の正負両極側
スイッチング素子双方を駆動することにより、電流形変
換器の過電圧を防止する短絡パルスを簡単な構成で得る
ことができる。さらに、上記正負両極側のスイッチング
素子を駆動する相として、スイッチング回数の増加が少
ない相を選択することにより、スイッチング回数を減少
させ、スイッチング損失を低減化することができる。
【図１】本発明の制御装置の全体構成を示す図である。
【図２】電圧形および電流形変換器の主回路構成を示す
図である。
図である。
【図３】電圧形および電流形変換器の各部波形を示す図
である。
である。
【図４】短絡パルスの発生原理を説明する図である。
【図５】本発明の一実施例である制御装置内の論理回路
の構成を示す図である。
の構成を示す図である。
１ 電流指令発生器 ２ 減算器 ３ 三角波キャリア発生器 ４ 比較器 ５ 論理回路 ６ 短絡パルス発生回路 ７ 合成回路 ２１ 直流電圧源 ２２〜２７，４２〜４７ スイッチング素子 ２８〜３３，４８〜５３ ダイオード ３４〜３６，５４〜５６ 負荷 ４１ 直流電流源 ６１〜６４ 否定ゲート ６５〜７２，７９〜８４ 論理積ゲート ７３，７４ 否定論理和ゲート ８５〜９３ 論理和ゲート ７５〜７８ Ｄフリップフロップ回路
フロントページの続き (56)参考文献 特開 昭55−125082（ＪＰ，Ａ) 特開 昭63−174566（ＪＰ，Ａ) 特開 昭60−98876（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/00 - 7/98
Claims (4)
- 【請求項１】 直流電流源よりインバータを介して負荷
に交流電力を供給するＰＷＭ変調三相電流形変換器にお
いて、 負荷相電流指令値あるいは相電流に換算した電流指令値
と三角波キャリア信号との比較によりＰＷＭパルス信号
を発生させ、 上記ＰＷＭパルス信号の内の相異なる二相ＰＷＭパルス
信号の一方の否定信号と他方のＰＷＭパルス信号との論
理積を求め、 上記論理積演算結果により上記インバータを構成する各
スイッチング素子の駆動信号を得ることを特徴とする電
流形変換器の制御装置。 - 【請求項２】 交流電圧源よりコンバータを介して負荷
に直流電力を供給するＰＷＭ変調三相電流形変換器にお
いて、 電源相電流指令値あるいは相電流に換算した電流指令値
と三角波キャリア信号との比較によりＰＷＭパルス信号
を発生させ、 上記ＰＷＭパルス信号の内の相異なる所定の二相ＰＷＭ
パルス信号の一方の否定信号と他方のＰＷＭパルス信号
との論理積を求め、 上記論理積演算結果により上記コンバータを構成する各
スイッチング素子の駆動信号を得ることを特徴とする電
流形変換器の制御装置。 - 【請求項３】 三相の負荷や電源相電流指令値あるいは
相電流に換算した電流指令値のいずれもが三角波キャリ
ア信号より大きいか小さい期間に、変換器の所定の相の
正負両極側スイッチング素子双方を駆動することを特徴
とする請求項１または請求項２の電流形変換器の制御装
置。 - 【請求項４】 正負両極側のスイッチング素子を駆動す
る相は、スイッチング回数の増加が少ない相を選択する
ことを特徴とする請求項３の電流形変換器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07334926A JP3108003B2 (ja) | 1995-12-22 | 1995-12-22 | 電流形変換器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07334926A JP3108003B2 (ja) | 1995-12-22 | 1995-12-22 | 電流形変換器の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09182458A JPH09182458A (ja) | 1997-07-11 |
| JP3108003B2 true JP3108003B2 (ja) | 2000-11-13 |
Family
ID=18282793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07334926A Expired - Fee Related JP3108003B2 (ja) | 1995-12-22 | 1995-12-22 | 電流形変換器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3108003B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6063078B1 (ja) * | 2016-03-07 | 2017-01-18 | 株式会社アデランス | 留め具 |
| KR102462334B1 (ko) | 2020-05-01 | 2022-11-01 | 가부시키가이샤 아데랑스 | 고정구 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4471027B2 (ja) | 2008-08-21 | 2010-06-02 | ダイキン工業株式会社 | 直接形変換装置及びその制御方法並びに制御信号生成装置 |
| JP5459304B2 (ja) | 2011-02-28 | 2014-04-02 | 株式会社安川電機 | 電流形電力変換装置 |
| JP5549697B2 (ja) | 2012-03-02 | 2014-07-16 | 株式会社安川電機 | 電流形電力変換装置 |
| JP5900470B2 (ja) * | 2013-11-28 | 2016-04-06 | 株式会社安川電機 | 電流形電力変換装置 |
-
1995
- 1995-12-22 JP JP07334926A patent/JP3108003B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6063078B1 (ja) * | 2016-03-07 | 2017-01-18 | 株式会社アデランス | 留め具 |
| KR102462334B1 (ko) | 2020-05-01 | 2022-11-01 | 가부시키가이샤 아데랑스 | 고정구 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09182458A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hava et al. | A generalized scalar PWM approach with easy implementation features for three-phase, three-wire voltage-source inverters | |
| Zhou et al. | Design of a universal space vector PWM controller based on FPGA | |
| JP4862475B2 (ja) | 交流−交流直接変換装置のスイッチングパターン生成方法 | |
| JPS60156270A (ja) | 電力変換装置の駆動制御装置 | |
| JP5459304B2 (ja) | 電流形電力変換装置 | |
| JP3108003B2 (ja) | 電流形変換器の制御装置 | |
| JP2010200537A (ja) | 電力変換装置 | |
| JPH06169572A (ja) | 並列多重インバータの制御方法及びその装置 | |
| JP4423950B2 (ja) | 交流交流直接変換器の制御装置 | |
| JPH10201246A (ja) | Ｐｗｍインバータ装置 | |
| JP2672919B2 (ja) | 電力変換装置 | |
| JP7494321B2 (ja) | 三相３レベルインバータの駆動制御装置および駆動制御方法 | |
| US6040989A (en) | Device and method for generating three-phase sine waves using two pulse-width modulators | |
| JP2718058B2 (ja) | 三相電圧形インバータのｐｗｍ制御方法 | |
| JP5397448B2 (ja) | 電力変換装置 | |
| Rahim et al. | PWM ASIC design for the three-phase bi-directional buck converter | |
| JP4143918B2 (ja) | 二相変調制御式インバータ装置 | |
| JP4168222B2 (ja) | ゲート信号出力装置 | |
| JP4600731B2 (ja) | 交流交流直接変換装置の制御装置 | |
| JP2654118B2 (ja) | Ｐｗｍ制御方法 | |
| JP2522407B2 (ja) | パルス幅変調用パルス発生装置 | |
| WO2024161546A1 (ja) | 電力変換装置および電力変換装置の制御方法 | |
| JPH11196582A (ja) | 単相入力３相出力電力変換回路 | |
| JP2009050039A (ja) | 交流−交流直接変換装置のスイッチングパターン切替方法 | |
| JP2004357358A (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070908 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |