JPH0212365Y2

JPH0212365Y2 -

Info

Publication number: JPH0212365Y2
Application number: JP1982133016U
Authority: JP
Priority date: 1982-09-03
Filing date: 1982-09-03
Publication date: 1990-04-06
Also published as: JPS5937476U

Description

【考案の詳細な説明】本考案は比例電磁弁の駆動回路に関し、さらに
詳しくは入力電流に比例した吸引力特性のソレノ
イド装置をパルス駆動するための駆動回路に関す
る。

従来より、スイツチング形パルスドライブ方式
のこの種の駆動回路として種々のものが提案さ
れ、トランジスタの比例領域を使つたアナログド
ライブ方式に比べて、駆動トランジスタの効率の
面で非常に優れた方法として評価されてはいるも
のの、負荷がソレノイドコイルという誘導性のも
のであるため、パルスによるスイツチングのたび
に逆起電力による大きなサージ電圧が発生し、駆
動トランジスタの耐圧、サージによるノイズの外
部への影響は、解決すべき点が多く残されてい
る。

例えばサージ防止対策としてソレノイドコイル
に並列にサージ吸収素子、例えばバリスタ等を接
続してサージ電圧をある程度低い値に抑制するこ
とは通常よく行なわれることであるが、パルスド
ライブ方式では駆動電流のスイツチング周期を全
体の安定度や応答性などにより非常に短く設定し
なければならず、このためサージ吸収素子での消
費エネルギーが異常に増大することとなつて、サ
ージ吸収素子での発熱が大きくなり、その結果か
えつて効率が悪くなり、他の素子への熱的影響も
無視できなくなる。また別の方法としてサージ吸
収素子の代りにダイオードをソレノイドコイルに
並列接続してサージエネルギーをコイルに完全に
回生する方法もあるが、この方法では効率は向上
するものの、入力設定を速い速度で変化（特にス
テツプダウン時）させた場合にソレノイドコイル
のインダクタンスによる遅れを生じて、適切な応
答速度が得られない欠点がある。

本考案は、比例電磁弁のパルス駆動回路とし
て、設定入力電圧が一定している平時においては
パルススイツチングによるサージエネルギーをソ
レノイドコイルにほぼ完全に回生させて高効率を
保つと共にサージによる電磁ノイズの発生を抑
え、駆動（負荷）電流を減少させるために設定入
力電圧をステツプ状に変化（ステツプダウン）さ
せたときにはその時だけ短時間にわたりサージ電
圧を立たせて出力駆動電流の追従応答性を速く
し、遅れを少なくすることのできる駆動回路を提
供することを主な目的としている。

すなわちこの目的を達成するための本考案の比
例電磁弁の駆動回路では、比例電磁弁のソレノイ
ドコイルに直列接続された第１のスイツチング素
子を、設定入力電圧とソレノイドコイルに流れる
負荷電流の帰還信号との予め定められた極性の偏
差信号を基準発振器の発振出力と比較して得た駆
動パルス信号によつて制御することにより、前記
ソレノイドコイルをパルス駆動するようにした駆
動回路において、前記ソレノイドコイルに並列
に、前記第１のスイツチング素子のターンオフ時
の逆起電力をソレノイドコイルに回生するための
ダイオードと第２のスイツチング素子との直列回
路を接続し、前記第２のスイツチング素子のスイ
ツチング制御のために、前記設定入力電圧が一定
の間は前記第２のスイツチング素子を導通可能状
態にすると共に前記設定入力電圧が前記負荷電流
を減少させる方向にステツプ状に変化させときは
前記偏差信号が前記極性に回復するまでの間につ
いて前記第２のスイツチング素子を遮断状態に保
持する制御回路を設けてなるものである。

本考案において、例えば前記設定入力信号が負
荷電流を減少させる方向にステツプ状に変化する
と、誘導性負荷による負荷電流の遅れによつて前
記偏差信号が前記予め定められた極性とは逆の極
性になり、これが元の極性に回復するまでの間は
前記駆動パルス信号が途切れるから、前記制御回
路としては、この駆動パルス信号を制御入力とし
て、平時は駆動パルス信号を蓄積して第２のスイ
ツチング素子を導通可能状態にし、駆動パルス信
号が途切れたときには予じめ定められた時定数で
蓄積電荷を放電して第２のスイツチング素子を遮
断状態に保持するように時定数回路を備えた回路
構成とすることができ、或いはまた前記偏差信号
を直接的に制御入力に用いてそれが逆極性になつ
ていることを検出するコンパレータを代りに備え
た回路構成とすることもできる。

本考案の駆動回路では、設定入力電圧が一定の
場合には、パルス駆動電流の毎回のスイツチング
（OFF）時に生じるソレノイドコイルからのサー
ジエネルギーを、ダイオードと第２のトランジス
タを介して回生させるので効率向上が望めること
になり、またこの場合には、スイツチング
（OFF）時のサージ電圧が立たないので、ソレノ
イド両端電圧の瞬時変化が駆動パルス波高値を大
きく上回ることもなく、従つて外部へ電磁ノイズ
を発することもない。一方、負荷電流を減少させ
るべく設定入力電圧をステツプ状に変化（ステツ
プダウン）させたときには、このステツプ状変化
に応じてソレノイドコイルへのパルス駆動電流が
低下する際の過度時に第２のトランジスタが遮断
状態に保持され、従つてソレノイドコイルからの
逆起電力によつてサージ電圧が立ち、このサージ
がパルス駆動電流の低下を促進して追従応答性を
高めるものである。

本考案の実施例を示せば、第１図において、１
は比例電磁弁のソレノイドコイルで、電源（＋
Vcc）から第１のスイツチング素子としてのトラ
ンジスタ２を介して供給されるパルス駆動電流
（Iout）によりパルス駆動されるようになされて
いる。トランジスタ２はドライバー用トランジス
タ３を介して与えられる駆動パルス信号V₂によ
りスイツチング制御され、この駆動パルス信号
V₂を得るために、入力端子４からの設定入力電
圧Vinとソレノイドコイル１に直列に挿入された
電流帰還用抵抗５からの負荷電流帰還信号電圧
（Rfb・Iout）との偏差をとる差動増幅器６、そ
の偏差電圧を高ゲインで増幅して偏差信号V₁を
出力する高増幅率アンプ７、振幅が一定で所定の
例えば3KHz程度の周波数の正確な三角形の基準
波形信号Voscを出力する基準発振器８、および
前記偏差信号V₁と発振器８の発振出力Voscとを
比較して駆動パルス信号V₂をドライバー用トラ
ンジスタ３に供給する比較器９が備えられてい
る。１０はダイオード、１１は第２のスイツチン
グ素子としてのトランジスタで、これらの直列回
路は前記第１のスイツチング素子すなわちトラン
ジスタ２のターンオフ時にソレノイドコイル１に
生じる逆起電力を該コイルに回生するためにコイ
ル１に対して並列に接続されてい。第２のスイツ
チング素子としてのトランジスタ１１は、ダイオ
ード１２、抵抗１３とコンデンサ１４とを含む時
定数回路１５、ツエナーダイオード１６、および
ドライバー用トランジスタ１７によつて構成され
た制御回路１８によりスイツチング制御されて導
通可能状態または遮断保持状態にされ、導通可能
状態にあるときには前述の如くソレノイドコイル
１からの逆起電力により導通してサージエネルギ
ーを回生すると共に、遮断保持状態にあるときに
はその回生機能を断つてソレノイドコイル両端に
サージ電圧が立つのを許容する。この実施例にお
ける制御回路１８ではその制御入力として前述比
較器９の出力である駆動パルス信号V₂を利用し
ている。

今、第２図に示すように時点t₁以前において入
力端子４に一定値の設定入力電圧が加わつている
とすると、アンプ７から出力される偏差信号V₁
も第２図に示す如くほぼ一定値を示しており、こ
のとき偏差信号V₁が発振出力Voscより高い間に
わたつて比較器９の出力はプラス側電源電圧に飽
和し、それ以外では零（アースレベル）となる。
トランジスタ２は比較器９の出力がプラス側電源
電圧に飽和している間だけ導通し、これによりソ
レノイドコイル１をパルス駆動する。ソレノイド
コイル１に流れる負荷電流の値は駆動パルス信号
V₂のパルス幅に比例し、これは勿論設定入力電
圧のレベルに対応している。一方、トランジスタ
１１は、時定数回路１５の抵抗１３の抵抗値Ｒと
コンデンサ１４の容量Ｃとで定まる時定数Ｃ・Ｒ
の値を基準発振器８の繰返し周期より若干長めに
設定しておくことで、駆動パルス信号V₂が次々
と前記周期で継続している間はバイアス電圧V₃
に基づき導通可能状態にあり、従つて毎回のスイ
ツチングのトランジスタ２のターンオフ時にソレ
ノイドコイル１から生じる逆起電力のサージエネ
ルギーはトランジスタ１１の導通を引き起してダ
イオード１０を介しコイル１に回生され、この結
果、サージ電圧は立たずにほぼ零となり、外部へ
の電磁ノイズも生じない。

設定入力電圧Vinがt₁時点でステツプ状に低く
なつた場合、アンプ７が高ゲインであり、また電
流帰還信号電圧（Rfb・Iout）は負荷が誘導性の
ため遅れを生じるところから、偏差信号V₁はt₁時
点でマイナス側つまり逆極性に深く移行する。従
つて比較器９はその間にわたりオフ状態となり、
その出力である駆動パルス信号V₂は途切れるこ
とになる。比較器９が前記時定数Ｃ・Ｒに比較し
て長い間オフ状態となつていると、時定数回路１
５のコンデンサ１４に蓄積されていた電荷が抵抗
１３を介して放電され、その端子電圧がツエナー
ダイオード１６のツエナー電圧より低くなるとト
ランジスタ１１が遮断状態に保持される。従つて
ソレノイドコイル１からのサージエネルギーはト
ランジスタ１１の遮断で回生しなくなり、コイル
両端に第２図の電圧波形Voutに示す如くサージ
電圧V_Sが立ち、このサージ電圧のために負荷電
流Ioutの減少が急速化され、第２図に鎖線で示す
サージが立たない場合の負荷電流減少波形に比べ
て早い時機に負荷電流Ioutが入力電圧Vinに対応
した値に落ちつくようになる。この時点で偏差信
号V₁も抵抗５による電流帰還のためプラス側に
復帰し、比較器９も正常動作に戻り、従つてトラ
ンジスタ１１が再び導通可能状態におかれて毎回
のスイツチングに伴うサージ発生が防止される。
トランジスタ１１をスイツチング制御するための
制御回路１８としては、第１図に示した時定数回
路によるもの以外に、例えば第３図に示すオペア
ンプによるコンパレータ１９を時定数回路１５の
代りに用いるものも考えられる。第３図において
第１図と同一符号は同効のものを示し、コンパレ
ータ１９はアンプ７から出力される偏差信号V₁
がマイナス側に転じたときオフになるようにレベ
ル設定されている。このようにすると設定入力電
圧Vinがステツプ状に変化して偏差信号V₁がマイ
ナス側に移行すなわち逆極性になるとコンパレー
タ１９がオフ状態となり、これにより直ちにトラ
ンジスタ１１が遮断状態に保持されて、前述第１
図の場合とほぼ同様の、但しサージの立つのがい
くらか早い、回生停止動作を行なわせることがで
きる。

本考案は叙上のようであり、設定入力電圧が一
定のあいだはパルス駆動電流のオフ時のサージエ
ネルギーをほぼ回生させ、設定入力電圧を負荷電
流が減少する方向にステツプ状に変化させたとき
には偏差信号が回復するまでの間についてその回
生機能を断つようにしたから、入力変化（ステツ
プダウン）に対するソレノイド駆動電流の追従応
答性を向上させることができ、比例電磁弁の駆動
装置の小形化にも寄与するところ大である。

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図、第２
図はその動作説明用の各部波形を示すタイムチヤ
ート図、第３図は本考案のもうひとつの実施例を
示す回路図である。１：ソレノイドコイル、２：第１のスイツチン
グ素子（トランジスタ）、８：基準発振器、１
０：ダイオード、１１：第２のスイツチング素子
（トランジスタ）、１３：抵抗、１４：コンデン
サ、１５：時定数回路、１６：ツエナーダイオー
ド、１８：制御回路、１９：コンパレータ。

Claims

【実用新案登録請求の範囲】

比例電磁弁のソレノイドコイルに直列接続され
た第１のスイツチング素子を、設定入力電圧とソ
レノイドコイルに流れる負荷電流の帰還信号との
予め定められた極性の偏差信号を基準発振器の発
振出力と比較して得た駆動パルス信号によつて制
御することにより、前記ソレノイドコイルをパル
ス駆動するようにした駆動回路において、前記ソ
レノイドコイルに並列に、前記第１のスイツチン
グ素子のターンオフ時の逆起電力をソレノイドコ
イルに回生するためのダイオードと第２のスイツ
チング素子との直列回路を接続し、前記第２のス
イツチング素子のスイツチング制御のために、前
記設定入力電圧が一定の間は前記第２のスイツチ
ング素子を導通可能状態にすると共に前記設定入
力電圧が前記負荷電流を減少させる方向にステツ
プ状に変化したときは前記偏差信号が前記極性に
回復するまでの間について前記第２のスイツチン
グ素子を遮断状態に保持する制御回路を設けてな
ることを特徴とする比例電磁弁の駆動回路。