JPS6276566A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、電界効果１−ランジスタの製）古す法に関
し、特に（３ａΔＳ半導体阜板に形成さ杭るショットキ
ーバリヤ接合形の電界効果トランジスタの製造方法に関
するものである。

（従来技術） ショク１〜キーバリヤゲート電界効果トランジスタ（以
下５ＢＦＥＴと略記する）のうち、基板がＧａＡｓで構
成されているＭＥＳＦＥＴは特に高周波特性に浸れてい
るため、マイクロ波用素子として広く用いられているが
、近年では、更にｃａ　Ａｓ　Ｉ　Ｃの構成素子として
も、更に改良されたｇＡ逍方法が求められている。

ＧａΔＳ　ＭＥＳＦＥＴの製造方法としては種々のもの
が知られているが、現在主流となっている方法は、ゲー
ト電極をショットキーバリヤとなる１種もしくは２種以
上の金属を積層して構成する一方、活性層並びにソース
電極及びドレイン電極下のＮ＋導電稍をイオン注入法を
利用して形成する方法である。　また、この方法におい
て、イオン注入の方法とゲート電極の形成方法には次の
ようイ蒙方法が行われていた。

づ′なりち、イオン注入方法としては、金属膜を透過し
て半導体基板内に不純物イオンを注入する方法と、活性
化アニールの時に用いる絶縁性保護膜を透過して半導体
基板内に不純物イオンを注入する方法とがあり、一方、
多層金属のゲート電極形成方法としては、異種金属を多
層に蒸着さけて形成する方法と、添加元素の温度が互い
に異なる同種金属層を多層に積層させて形成する方法と
が行われている。

前記のごとき従来方法では、活性層上のショツトギーメ
タルとＮ＋導電層上の絶縁性保護膜とをキャップとして
活性化アニールが行われるので、基板に対して不均一な
熱処理応力を生じ、その結果不純物原子の異常拡散など
が生ずるという問題点があった。

また、前記のごとき従来方法には、次のような問題点も
あった。

（ｉ）　活性化アニールに用いる絶縁性保護膜を透して
イオン注入を行う方法では、この膜を形成せずに直接イ
オン注入を行った場合に比ベア１板表面のキャリア濃度
が高くなるとともにイオン注入による基板の損（具が小
さいという効果があるが、イオン注入後の工程では該保
護膜を除去してからゲート電極を蒸着することになるた
め、該保護膜除去後に露出しｔこ半導体基板表面がその
後の工程で種々の物理的及び化学的処理によって）５染
され、その結果、ショットキー特性が不安定であったり
、活性層の特性が不均一な素子が生じやすかった。

（１１）　　金属膜を透して半導体基板内にイオン注入
する方法においても、イオン注入後に該金属膜は除去さ
れてそれがゲート電極として使用されることはなかつＩ
ζ。　なぜなら一般に金属膜のイオン透過性は絶縁性保
護膜に比べて小さいため、前記（１）の方法よりイオン
注入量が小さくなる。

それ故、この方法の場合、該金属膜の厚さは最大５〜７
００Ｘの範囲に制限されることになるが、そのためゲー
ト電極として使用するとゲートのシート抵抗が高くなり
、ＦＥＴの高速動作が妨げられることとなり、より高い
周波数で動作し得る素子を形成することが不可能となる
からである。

＜１ｉｉ）　　ゲート電極が多層金属から成る従来の方
法では、構成金属が同種金属、異種金属いずれの場合に
あっても、ゲート電極下部を形成する下層金属膜が活性
層及びＮ＋導電層のイオン注入透過膜としで利用される
ことがなかった。　その結果、前記（ｉ）、（ｉｉ）の
方法と同様、半導体基板表面はイオン注入時の損傷が生
じたり、また、その後の工程における酸化やエツチング
の影響を受け、活性層や表面特性は劣化されていた。

（発明が解決しようとする問題点） この発明の目的は、前記のごとき従来方法における問題
点を解決し、活性化アニールに際し基板に対して不均一
な熱処理応力を生ずることが４ヌ＜、また均一な特性の
高周波ＦＥＴを製造することができる５ＢＦＥＴの製造
方法を提供することである。

［発明の構成］ （問題点を解決するための手段と作用）この発明による
方法は、最終的にゲート電極が高融点金属又はその化合
物からなる第一及び第二の金属膜の多層金属で構成され
るが、該第一金属膜を、ゲート電極として構成する竹に
、活性層上及びＮ＋導電苦上にわたる均質なアニール保
：ｆｉ摸として利用ザることを特徴とするものである。

本発明方法では、第一金属膜が基板全面を被覆する均質
なキャップとして活性化アニールがなされ、基板に加わ
る熱処理不均一応力のクッションになるので、熱処理さ
れたときドープされた不純物原子の異常再拡散が防止さ
れる。　そして第一金属膜としてタングステンティ１ヘ
ライド、タングステンシリサイドの高融点金属化合物を
使用すると、Ｇａ　Ａｓ　Ｗ板に対して特に熱応力を生
じないことから好ましい。

本発明方法の好ましい特許請求の範囲第２項の実施態様
は、第一金属膜を基板全面を被覆する均質なキャップと
して利用するとともに活性層のイオン注入透過膜として
利用することを特徴とする。

それにより、活性層ののチャネリングＡ５チャージアッ
プがなくなるとともに、表面近傍に高濃度でキ１！リア
の分布があるように行うことができる。

また、活性層のアニール時に該第一金属膜が保護膜とし
て利用されさらにゲート？［ｆｆｉとして残されるため
、活性層表面が工程中露出せず、その結果、酸化や有害
イオン等によって汚染劣化されることかない。　さらに
第一及び第二金属ＩＩψが厚いゲート電極を構成するた
め、グー１〜電極のシート抵抗が低減ザる。

本発明方法の好ましい特許請求の範囲第３項の実施態様
は、第一金属膜を基板全面を被覆する均質なキャップと
して利用するとともに、Ｎ＋導電層のイオン注入透過膜
として利用することを精微とする。　それにより、Ｎ４
′導電居も表面近傍に高濃度に形成されるため、ソース
及びドレインの接触抵抗を低減する。

（実施例） 以下に図面を参照して本発明方法の主要工程について説
明する。

第一実施例では、第２図（ａ　）に示すように、まず、
Ｇａ　Ａｓ製の半絶縁性基板１の上に例えばＷＮ（タン
グステンティ１〜ライド）から成る第一の金属膜２を７
００ｘ以下の膜厚で全面蒸着する。

この上に活性層形成のためのイオン注入用間口３ａを有
するレジストパターン３を第２図（ｂ　）に示ザように
形成し、この開口３ａ内に露出した第一の金属膜２を透
過して不純物を基板１内にイオン注入し、活性層となる
べきイオン注入領域４を形成する。　次にレジストパタ
ーン３を剥離した後、第２図（Ｃ）に示すように第一の
金属膜２の上にＭＯから成る第二の金属膜５を厚さ５０
０〜２０００Ｘで蒸着する。　そして、この上にゲート
電極とほぼ同形のレジストパターン６（もしくはＳｉｏ
２など絶縁物からなる、あるいはレジストと絶縁物の複
合層からなるパターン）を第２図（ｄ　）の如く形成し
た後、該レジストパターン６をマスクとして第二の金属
膜５をエツチングして第２図（ｅ）のようにゲート電極
上部７を形成する。

次に該レジストパターン６を剥離した後、新たにレジス
ト膜を全面に被着させ該レジスト膜をパターニングして
第２図（ｆ）のごときレジストパターン８を形成するこ
とによりゲート電極上部７の両側にソース及びドレイン
形成用のイオン注入のための開口を形成する。　そして
、グー１〜電極上部７とレジストパターン８をス１〜ツ
バ−としてゲート電極上部７の両側に露出している第一
の金属膜２を透過して基板１内に第２図（ｇ）のように
不純物をイオン注入し、前記イオン注入領域４を挾んで
ソース及びドレインの導電層となるべき二つのＮ＋イオ
ン注入領域９を形成する。　しかる後、レジストパター
ン８を剥離し、第２図（ｈ）の如く絶縁膜１０を仝而に
被着させて該絶縁膜１０を第一金属膜２及びゲート電極
上部７とともに活性化アニール時の保護膜とした後、８
００℃１”＋を後で５〜４０分間、活性化アニールを行
って前記各イオン注入領域の活性化ど結晶回復を行うこ
とにより、前記イオン注入領域をそれぞれ活性層１１並
びにソースＮ＋導電層１２及びドレインＮ′導電層１３
を形成する。　アニールはアルシン雰囲気のキャップレ
スアニール、ランプアニール、その曲を採用してもよい
。

次いで第２図（ｉ）の如く絶縁１１Ａ　１０を剥離した
（す、ゲート電（り上部７をマスクにして第一の金Ｅｒ
ｎ’；１２を反応性イオンエツヂングすることにより、
第２図（ｊ　）に示したようにゲート電極上部７と自己
整合４るグー１〜電極下部１４が形成される。

ぞしく更にアルミニウム等の第三の金、気膜の蒸着、レ
ジストパターンの形成、該レジストパターンをマスクと
して第三の金属ｆｌｕの選（１（的エツチング等の工程
を経て第２図（ｋ　＞に示１ｊように、ソースＮ４導電
層１２伎びドレインＮ“導電層１３にオーミック接触１
゛るソース電極１５及びドレイン電１（ｉ１６を形成し
て素子形成工程を終了する。

イの結束、本発明方法によれば、第１図に示すように、
ゲート’１１１７の上部７がＭＯ等の第二の金属膜で構
成されるとともにグー１へ電極１７の下部１４がＷＮ等
の第一の金属膜で構成されたＧ　ａΔ５ＭＥｓ　　ＦＥ
Ｔが得られる。

なお、第一の金属膜２はＷＮＴ−なく、タングステン単
体であってもよく、また第二の金属膜５はＭＯ化合物で
あってもよいことは勿論であるが、ＷやＭｏ以外の高融
点金属もしくはその化合物で（１４成してもよい。

第３図は別の第二実施例の工程を示したものである。　
第一実施例とは第２図（０）までのＴ稈が同じで、次に
レジストパターン６を剥離し、第３図（ａ　）のように
、酸化膜１８を仝而に堆積し、さらにレジス１〜摸１９
を被覆する。　これをエッヂバックすれば、第３図（ｂ
）のようにゲート電極上部７の側壁にサイドウオール２
ｏを残ザことかできる。　これに析だにレジスト膜を全
面に被着させ、該レジスト膜をパターニングしてＮ＋導
１１イオン注入のためのストッパーを形成して、第３図
（Ｃ）のようにイオン注入をすれば、ゲート電極からサ
イドウオール２ｏによる所定オフセット寸法を隔てたＮ
＋イオン注入領域２１（Ｎ“導電層）が形成されたＧａ
　Ａｓ　ＭＥＳ’ＦＥＴを得ることができる。

第４図はオフセットを挿入する別の第三実施例の工程を
示したちのである。　第一実施例の第２図（ｉ　）の工
程で、第一の金属膜２を反応性イオンエツチングに加え
て、制御性のよく、かつサイドエツチングのできるプラ
ズマエツチングなどの方法を併用すれば、第４図のよう
にグー１〜電極下部２２とＮ＋導電ｆｆ１１２．１３と
の間にサイドエツチングによるオフセラ１〜を入れるこ
とができる。

［発明の効果１ 以上に説明した本発明方法によれば、第一金属膜が基板
金回を被覆する均質なキャップとして活性化アニールが
なされ、基板に加わる熱処理不均一応力のクッションに
なるので、熱α理されたときドープされた不純物原子の
巽常再拡散などが防止される。　そして第一金属膜とし
てタングステンノ゛イ１〜ライト、タングステンシリ１
）・イドの高融焦合、薫化合物を使用すると、Ｇａ　Ａ
ｓ　）！板に対し７　；”ｉ　ｌ応力を生じないことか
ら特に好ましい。

【図面の簡単な説明】

第１図は、本発明方法で￥Ｊ造されるＧａＡｓＭＥＳ　
　ＦＥＴの断面図、第２図（ａ　＞乃至第２図（ｋ　）
は本発明方法第一実施例の工程を示寸断面図、第３図（
ａ　）乃至第３図（Ｃ）は第二実施例の主要工程を示す
断面図、第４図は第三実施例の主要工程を示す断面図で
ある。 １・・・半導体基板、　２・・・第一の金属膜、　３・
・・レジストパターン、　４・・・活性層イオン注入領
域、５・・・第二の金属膜、　６・・・レジストパター
ン、７・・・ゲート電極上部、　８・・・レジストパタ
ーン、９．２１・・・Ｎ＋導電層イオン注入領域、　　
１０・・・絶縁膜、　１１・・・活性層、　１２・・・
ソースＮ＋導電層、　１３・・・ドレインＮ＋導電層、
　１４゜２２・・・ゲート電極下部、　１５・・・ソー
ス電極、１６・・・ドレイン電極、　１７・・・ゲート
電極、２０・・・サイドウオール。 特許出願人　株式会社　東　　芝 第１図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １　活性層及びＮ＾＋導電層が形成される半導体基板の
   上に高融点金属又はその化合物から成る第一の金属膜を
   形成する工程と、該第一の金属膜が活性層及びＮ＾＋導
   電層を被覆した状態で活性化アニールをする工程とを含
   む電界効果トランジスタの製造方法。 ２　該第一の金属膜を透して該半導体基板内に活性層形
   成用不純物をイオン注入する工程と、該第一の金属膜上
   に高融点金属又はその化合物から成る第二の金属膜を形
   成する工程と、該第一及び第二の金属膜から成るショッ
   トキーゲート電極を形成する工程とを含む特許請求の範
   囲第１項記載の電界効果トランジスタの製造方法。 ３　該第一の金属膜上に高融点金属又はその化合物から
   成る第二の金属膜を形成する工程と、該第二の金属膜を
   選択的にエッチングしたゲート電極上部をストッパーと
   するとともに該第一の金属膜を透して該第一の半導体基
   板内にソース電極及びドレイン電極下のＮ＾＋導電層形
   成用の不純物をイオン注入する工程と、活性層及びＮ＾
   ＋導電層の活性化アニール後に該ゲート電極上部をマス
   クとし該第一の金属膜をエッチングしてゲート電極下部
   を形成する工程とを含む特許請求の範囲第１項記載の電
   界効果トランジスタの製造方法。 ４　金属膜が、タングステンナイトライド又はタングス
   テンシリサイドからなる特許請求の範囲第１項ないし第
   ３項いずれか記載の電界効果トランジスタの製造方法。