JPS6265536A - クロツク非同期デ−タ検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はクロック非同期データ検出方式に関し。

とくに、バースト状のデータ信号の受信において、受信
されるデータ信号のクロック信号とは非同期のクロック
発振器出力を用いてデータ信号全判別する非同期データ
検出方式に関する。

（従来の技術） 従来、バースト状データ信号の伝送においては、受信機
のクロック発振器出力全受信データ信号のクロック周波
数の位相と同期させる必要があるため、データ信号の前
にクロック同期引込み用のプレアンブルピッＩｆ付加し
ていた。

第３図はバースト状にデータ信号を伝送する従来方式の
フレーム構成図を示す。第３図において、ＰＲＥはプレ
アンブルビットで、フレーム信号およびデータ信号を判
別するためのクロック発振器を同期引込させるためのビ
ットである。ＦＲはフレーム信号用ピットで、データ信
号の始まりを教える股目を行ない、常に同じ符号パター
ンとなっている。また、ＤＡＴＡはデータ信号そのもの
である。

（発明が解決しようとする問題点） しかしながら、従来の方式では第３図からも理解できる
ように、プレアンブルビットＰＲＥが必要であるため伝
送路の使用効率（＝（データ信号ピントＤＡＴＡ）／（
プレアンブルビットＰＲＥ十フレーム信号ビットＦＲ士
データ信号ビットＤＡＴＡ））が非常に低かった。

本発明はこの点を改善することを目的とする。

（問題点を解決するだめの手段） 本発明においては、受信データ信号のクロック周波数の
ｎ倍の周波数にほぼ等しい発振器出力で受信信号を判別
させ、判別させたパルス信号からｎピントおきにデータ
を分離し、合計ｎ列のデータ系列をとり出し、このｎ組
のデータ列の中で最もフレームパターンの誤すが少ない
クロックパルス列の出力を受信機出力とする。従ってプ
レアンブルビットが不要となり、伝送路の使用効率を非
常に高めることができる。また受信機での判別器も１つ
ですむ。

本発明の実施例を図面を用いて詳細に説明する。

（作用） 本発明のフレーム構成ではプレアンブルビット（ＰＲＥ
　）’ｅもたず、フレーム信号ピントとデータ信号ピッ
］・より構成される。受信信号はこれと非同期でクロッ
ク周波数のｎ倍のパルス列で識別し、その結果ｉｎ組の
パルス系列に分離する。それらの中で最も誤りの小さな
パルス系列を受信出力とする。

（実施例） 第１図は本発明の回路構成例で、ＤＥＭは復調器、ＤＥ
Ｃは符号判別器、ＦＲｏＤＥＴはフレームパターン判定
回路、ＣＬＫはクロック発振器である。受信機の復調器
ＤＥＭの出力は受信信号のクロック周波数のｎ倍にほぼ
等しい周波数を発振する発振器ＣＬＫ出力パルスで符号
を判別する。

ＦＲ，ＤＥＴはフレームパターン判定回路で、第２図に
回路構成例を示す。

第２図において、発振器ＣＬＫよりの出力はｎビット計
数器ｎｃＯＵＮＴに接続される。ｎピント計数器ｎＣ０
ＵＮＴの出力は発振器Ｃ’ＬＫの出力パルス列に対して
１パルスづつ位相が異なり、しかも１発振器ＣＬＫの出
力パルス列からｎ個のパルスおきにパルス全発生するｎ
個のパルス分配回路ＰＨ１、ＰＨ２＋・・、　ＰＨｎ−
ｔ　＋　ＰＨｎに接続される。ゲート回路ＧＡＴ　１　
、　ＧＡＴ　２　、−　、ＧＡＴｎ−ｔ。

Ｇ　Ａ　Ｔｎは符号判別回路ＤＥＣよりのパルス利金そ
れぞれパルス分配回路ＰＨＩ　、ＰＨ２、・・。

ＰＨｎ−１，ＰＨｎ出力パルスによってｎパルスおきに
ｎ組のパルス系列に分配する。発振器ＣＬＫの発振周波
数は受信信号のクロック周波数のｎ倍にほぼ等しい周波
数で発振しており、ｎビット計数器ｎｃＯＵＮＴおよび
パルス分配回路ＰＨによって位相の異なりｎ分周された
ゲートパルスがゲート回路ＧＡＴに加えられるため、ゲ
ート回路ＧＡＴの出力には受信信号クロック周波数とほ
ぼ等しいパルス系列が出力される。各ゲート回路ＧＡＴ
Ｉ。

ＧＡＴ２．・・・、ＧＡＴｎ−１，ＧＡＴｎ出力は誤り
検出回路ＥＲＲ、ＤＥＴに加えられる。誤り検出回路Ｅ
ＲＲ，ＤＥＴは各ゲート回路ＧＡＴ出力毎にフレーム信
号パターンを検出し、更にフレーム信号パターンの誤り
数の最も少ない列系を判定し。

最も誤りの少ない系列を受信機出力として送出するよう
にしている。なお、ＦＲ、ＤＥＴはマイクロプロセソサ
ヲ用い、ｎビット計数器　ｐ　ハ’ルス分配回路、ゲー
ト回路の動作をソフトウェアで実現することもできる。

第３図は復調器ＤＥＭ出力信号、クロック発振器ＣＬＫ
およびパルス分配回路Ｐ　Ｈ出力との関係全示した図で
ある。ＤＥＭ出力波形は復調器ＤＥＭ入力に雑音が無い
場合を示したもので、雑音が加わった場合は複雑々波形
となる。クロックパルスは発振器ＣＬＫ出力波形を示し
、このパルス系列が符号判別回路ＤＥＣに加えられ、復
調器ＤＥＭ出力のアナログ信号ｉ１．Ｏのディジタル信
号系列に変換する。一方クロックパルスはｎピッｌ数冊
ｎＣ０ＵＮＴおよびパルス分配回路ＰＨにより、■クロ
ックパルスおきに、しかも、ｎパルスおきにパルスを発
生するｎ組のパルス系列ＰＨ１出力。

ＰＨ２出力、＝−、ＰＨｍ出力＋　　、Ｐ　Ｈｎ−１＋
ＰＨ，ｌｅ発生する。このｎ種のパルス出力で符号判別
回路ＤＥＣ出力信号を分離する。図で示す位相関係から
容易に理解できるように、ＰＨｍ出力パルス系列のタイ
ミングで判別された受信信号が最も誤りが少なくなる。

誤り検出器ＥＲＲ０ＤＥＴはＰ　Ｈ１出力、ＰＨ２出力
、　、、、　、　ＰＨｎ−１、ＰＨｎ出力に分離された
パルス列毎にフレーム信号パターンを検出し、最も誤り
の少ないパルス列を判定する。この場合、最も誤りの少
ないパルス列は殆んどの場合ＰＨｍ出力パルス系列と一
致する。そこで、受信機出力データ信号としては最もフ
レームパターンの誤りが少ない系列を出力するようにす
れば、データ信号がバースト状に伝送されるためデータ
信号が伝送される時間は短かく、受信データ信号の最後
のビットにおいても、クロック発振器が非同期であるに
もかかわらず、最適判定位相差は問題とならない位いに
少なくなる。

（発明の効果） 以上説明したように、本発明は受信信号に同期したクロ
ックパルスを発生する必要がないため、クロック同期に
必要なプレアンプルビラトラ除去することができ、伝送
路の使用効率を非常に高めることができる。又バースト
データばかりでなく連続データの復調にも利用できる。

【図面の簡単な説明】

第１図は本発明の回路構成例、第２図はフレームパター
ン判定回路、第３図は本発明の復調器出力と各タイミン
グパルスの位相関係を示す図、第４図は従来のデータ伝
送用フレーム構成の例である。

Claims (1)

1. 【特許請求の範囲】 データ伝送の受信部において、 受信信号と非同期でそのクロック周波数のｎ倍（ｎは２
   以上の整数）のくり返し周波数とほゞ等しいクロック周
   波数で受信信号の符号判別を行ない、 判別された符号をｎビット毎に抽出される、１ビットづ
   つ位相の異なるｎ組のパルス系列に分離し、 各パルス系列毎にフレームパターンの符号誤りがもつと
   も少ないパルス系列を受信出力とすることを特徴とする
   クロック非同期データ検出方式。