JPS6265156A - ワンチツプマイクロコンピユ−タ - Google Patents

ワンチツプマイクロコンピユ−タ

Info

Publication number
JPS6265156A
JPS6265156A JP60205977A JP20597785A JPS6265156A JP S6265156 A JPS6265156 A JP S6265156A JP 60205977 A JP60205977 A JP 60205977A JP 20597785 A JP20597785 A JP 20597785A JP S6265156 A JPS6265156 A JP S6265156A
Authority
JP
Japan
Prior art keywords
memory
data
mask option
extended
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60205977A
Other languages
English (en)
Inventor
Shiro Nishijima
西嶋 史郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60205977A priority Critical patent/JPS6265156A/ja
Publication of JPS6265156A publication Critical patent/JPS6265156A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電気的に書込み可能な読出し専用メモリ (
以下、BFROMという。)素子からなるプログラムメ
モリを内蔵するシングルチップマイクロコンピュータに
関し、特に、入出力回路におけるマスクオプションの設
定を電気的にプログラマブルとしたワンチップマイクロ
コンピュータに関する。
〔概 要〕
本発明は、EPROM素子からなるプログラムメモリと
入出力におけるマスクオプションとを含むワンチップマ
イクロコンピュータにおいて、プログラムメモリの8込
み時にマスクオプションの状態を設定する設定データを
入力格納し、プログラムメモリの非書込み時に設定デー
タをマスクオプションへ入力する、マスクオプションプ
ログラム手段を設けることにより、 マスクオプションの設定をプログラマブルとしたもので
ある。
〔従来の技術〕
従来、マスクオプション内蔵のワンチップマイクロコン
ピュータにおいては、マスクオプションに対してのプロ
グラム設定は、チップの作り込み過程において設定する
方法を採っている。
〔発明が解決しようとする問題点〕
しかし、最近におけるEFROMの技術の普及に伴い、
ワンチップマイクロコンピュータのプログラムメモリに
、このEFROMが使用されつつある。これは製品開発
における開発期間の短縮に十分な効果を有するものであ
る。しかし、ワンチップマイクロコンピュータの入出力
端子等に付随するプルアンプ抵抗、プルダウン抵抗等に
代表されるマスクオプションに対しては、上記のプログ
ラムメモリに対するEPROM化のような対応が不可能
であり、アプリケーション回路に対し不十分であるとい
う欠点があった。
本発明の目的は、上記の欠点を除去することにより、マ
スクオプションの設定もプログラム可能としたマスクオ
プション内蔵のワンチップマイクロコンピュータを提供
することにある。
c問題点を解決するための手段〕 本発明のワンチップマイクロコンピュータは、電気的に
書込み可能な読出し専用メモリ素子からなるプログラム
メモリを備えたワンチップマイクロコンピュータにおい
て、上記プログラムメモリが書込みモード時に、入出力
に関するマスクオプションの設定データを格納し、上記
プログラムメモリが非書込みモード時に上記設定データ
にしたがって上記マスクオプションの設定を行うマスク
オプションプログラム手段を含むことを特徴とする。
〔作 用〕
本発明は、マスクオプションプログラム手段として、例
えばプログラムメモリのアドレスデコーダに付加した拡
張アドレスデコーダ、この拡張アドレスデコーダにより
所定のマスクオプションプログラムデータを格納するE
PROM素子からなる拡張メモリ、この拡張メモリの出
力をデコードする拡張メモリデータデコーダ、この拡張
メモリデータデコーダの出力によりマスクオプションの
状態を設定するマスクオプション設定回路およびデータ
書込み制御人力を備えることにより、プログラムメモリ
へのデータ書込み時に、プログラムメモリへのデータ書
込みに引き続いてマスクオプションの設定データを上記
拡張メモリに格納し、データ非書込み時に、この格納さ
れた設定データをマスクオプション設定回路に入力し所
定の設定を行う。かくしてマスクオプション設定のプロ
グラマブル化が可能となる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例の要部を示すブロック構成図
で、本発明に関係のあるプログラムメモリおよびマスク
スライス回路部分を示す。
本実施例は、アドレス人力101が接続されたアドレス
入力回路102と、アドレス入力回路102からのアド
レス入力をデコードするアドレスデコーダ103と、ア
ドレスデコーダ103の出力によりアドレス指定され、
データ人力104に接続されたデータ入力回路105か
ら入力されるデータを格納するプログラムメモリ106
と、アドレスデコーダ103に付加された拡張アドレス
デコーダ107と・この拡張アドレスデコーダ107に
よりアドレス制御されるEPROM素子からなる拡張メ
モリ10B、109.110から構成される拡張メモリ
部111と、この拡張メモリ部111からの出力をデコ
ードする拡張メモリデータデコーダ112.113.1
14とから構成される拡張メモリデータデコーダ部11
5と、この拡張メモリデータデコーダ部115の出力に
よりマスクオプションのプログラム設定を行うマスクオ
プション設定回路116と、アドレス入力回路102、
アドレスデコーダ103、データ入力回路105、拡張
アドレスデコーダ107、マスクオプション設定回路1
16にそれぞれ接続されたデータ書込み制御人力117
とを含んで構成される。
本発明の特徴は、第1図において、拡張アドレスデコー
ダ107、拡張メモリ部111、拡張メモリデータデコ
ーダ部115、マスクオプション設定回路116および
データ書込み制御人力117とを含むマスクオプション
プログラム手段を設けたことにある。
次に、本実施例の動作について説明する。EPROM素
子で構成されるプログラムメモリ106はデータ人力1
04からデータ入力回路105を介して各アドレスに対
応したデータが入力される。またメモリアドレスはアド
レス人力101からアドレス入力回路102を介してア
ドレスデコーダ103 、拡張アドレスデコーダ107
へ入力され、そのデコード出力がメモリデータを書き込
むべきアドレスを指定する。データ書込み制御人力11
7により各入力回路が書込みモードに設定されるととも
に、プログラムメモリ106のアドレスデコーダは、通
常(非書込み)モード時のアドレスデコーダ103に加
えて拡張アドレスデコーダ107をアクセス可能とし、
本実施例では3アドレス分がこの拡張アドレスに相当す
る。メモリデータを通常アドレス領域に書き込んだ後同
様の書込みをさらに1アドレス分実行すると拡張アドレ
スデコーダ107はプログラムメモ1月06と同一の)
語長骨の拡張メモリ108をアクセス可能とし、メモリ
データに続(マスクオプション設定データを書き込む。
同様にアドレスを進め本実施例では拡張メモリ10B 
、109.110にマスクオプションデータが格納され
る。
メモリデータ、マスクオプションデータの書込み終了後
、データ書込み制御人力117を非能動レベルとして通
常モードとすると、拡張アドレスデコーダ107の各ア
ドレス出力は同時にかつ定常的に能動状態となり、拡張
メモリ部111の各拡張メモリ108.109.110
は、あらかじめ書き込まれたデータを同時に拡張メモリ
データ部115の各拡張メモリデータデコーダ112.
113.114へ出力する。各デコーダ出力はマスクオ
プション設定回路116に入力され、チップ上の各部に
存在するマスクオプションのうちデコーダ出力で決定さ
れる選択枝を選択設定する。
第2図はマスクオプション設定回路の一実施例を示す回
路図である。マスクオプション設定回路206は、拡張
メモリデコーダ112.113からの出力をデコーダ出
力導入端子201.202に受けて、その論理レベルに
応じて、プルアンプ抵抗204あるいはプルダウン抵抗
205のいずれかを入力端子203と電tA V o 
nあるいは接地GNDに接続する。なお第2図において
、207はPチャネルMoSトランジスタ、208はN
チャネルMO3!−ランジスタ、209はナントゲート
、210はアンドゲート、211.212はインバータ
である。
〔発明の効果〕
以上説明したように、本発明は、EPROM素子により
構成されたプログラムメモリにあらかじめ拡張アドレス
デコーダとそれに対応したEPROM素子からなる拡張
メモリ部を設置し、プログラムコードに続けてマスクオ
プションデータをプログラムメモリコード書込みモード
において、その拡張メモリ部に書き込み、非書込みモー
ド時には上記拡張メモリ部を同時に能動状態とし得る拡
張メモリデータデコーダ部により、その拡張メモリ部の
データを各アドレス単位のデコーダを介してマスクオプ
ション設定回路に供給することにより、ワンチップマイ
クロコンピュータに多用されているマスクオプションの
設定をもプログラマブルとできる効果がある。従って本
発明のワンチップマイクロコンピュータは、応用回路等
の構成上その効果は大である。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック構成図。 第2図はそのマスクオプション設定回路の一例を示す回
路図。 lot・・・アドレス入力、102・・・アドレス入力
回路、103・・・アドレスデコーダ、104・・・デ
ータ入力、105・・・データ入力回路、106・・・
プログラムメモリ、107・・・拡張アドレスデコーダ
、108〜110・・・拡張メモリ、111・・・拡張
メモリ部、112〜114・・・拡張メモリデータデコ
ーダ、115・・・拡張メモリデータデコーダ部、11
6・・・マスクオプション設定回路、117・・・デー
タ書込み制御入力、201.202・・・デコーダ出力
導入端子、203・・・入力端子、204・・・プルア
ツプ抵抗、205・・・プルダウン抵抗、206・・・
マスクオプション設定回路、207・・・PチャネルM
O3)ランジスタ、208・・・NチャネルMoSトラ
ンジスタ、209・・・ナントゲート、210・・・ア
ンドゲート、211.212・・・インバータ、GND
・・・接地、■DD・・・電源。

Claims (1)

    【特許請求の範囲】
  1. (1)電気的に書込み可能な読出し専用メモリ素子から
    なるプログラムメモリを備えたワンチップマイクロコン
    ピュータにおいて、 上記プログラムメモリが書込みモード時に、入出力に関
    するマスクオプションの設定データを格納し、上記プロ
    グラムメモリが非書込みモード時に上記設定データにし
    たがって上記マスクオプションの設定を行うマスクオプ
    ションプログラム手段を 含むことを特徴とするワンチップマイクロコンピュータ
JP60205977A 1985-09-17 1985-09-17 ワンチツプマイクロコンピユ−タ Pending JPS6265156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60205977A JPS6265156A (ja) 1985-09-17 1985-09-17 ワンチツプマイクロコンピユ−タ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60205977A JPS6265156A (ja) 1985-09-17 1985-09-17 ワンチツプマイクロコンピユ−タ

Publications (1)

Publication Number Publication Date
JPS6265156A true JPS6265156A (ja) 1987-03-24

Family

ID=16515848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60205977A Pending JPS6265156A (ja) 1985-09-17 1985-09-17 ワンチツプマイクロコンピユ−タ

Country Status (1)

Country Link
JP (1) JPS6265156A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57203140A (en) * 1981-06-09 1982-12-13 Mitsubishi Electric Corp Microcomputer device
JPS60103424A (ja) * 1983-11-11 1985-06-07 Oki Electric Ind Co Ltd 初期設定方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57203140A (en) * 1981-06-09 1982-12-13 Mitsubishi Electric Corp Microcomputer device
JPS60103424A (ja) * 1983-11-11 1985-06-07 Oki Electric Ind Co Ltd 初期設定方式

Similar Documents

Publication Publication Date Title
EP0351984A2 (en) Programmable interface for computer system peripheral circuit card
US5812867A (en) Integrated circuit comprising a microprocessor, a memory and internal configurable peripherals
JPH0778997B2 (ja) 不揮発性半導体メモリ
JPH1165936A (ja) メモリ装置
JPS6298437A (ja) マイクロコンピユ−タ
US4796229A (en) Writable logic array
JPS6265156A (ja) ワンチツプマイクロコンピユ−タ
JPH11213680A (ja) 半導体記憶装置
KR20030085046A (ko) 동기 비휘발성 메모리 소자용 독립 비동기 부트 블록
JP3184156B2 (ja) 半導体集積回路およびその製品仕様制御方法
US5381556A (en) Semiconductor device having externally programmable memory
JPH04305735A (ja) マイクロプログラム制御回路
JPS62279598A (ja) 読出し専用メモリ
JP2530810B2 (ja) 記憶素子及びその使用方法
JPS6058552B2 (ja) メモリ装置
JP2659147B2 (ja) 評価用マイクロコンピュータ
JPH02128266A (ja) 保護機能付レジスタ
JP2669958B2 (ja) マイクロコンピュータ
JPS638937A (ja) シングルチツプマイクロコンピユ−タ
JPH06150024A (ja) マイクロコンピュータ
JPS62119956A (ja) 半導体集積回路
JPS60201449A (ja) マイクロコンピユ−タの評価用チツプ
JP2680013B2 (ja) プログラマブルコントローラの外部入出力制御回路
JPS6012660B2 (ja) メモリ装置
JPS62124689A (ja) プログラマブルチツプセレクト信号発生回路