JPS625448A - 情報履歴記憶方式 - Google Patents
情報履歴記憶方式Info
- Publication number
- JPS625448A JPS625448A JP60145036A JP14503685A JPS625448A JP S625448 A JPS625448 A JP S625448A JP 60145036 A JP60145036 A JP 60145036A JP 14503685 A JP14503685 A JP 14503685A JP S625448 A JPS625448 A JP S625448A
- Authority
- JP
- Japan
- Prior art keywords
- address
- information history
- matching
- program
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置における情報履歴記憶方式に関
し８特にプログラムアドレスの一致による情報履歴記憶
方式に関する。
し８特にプログラムアドレスの一致による情報履歴記憶
方式に関する。
従来、この種の情報履歴記憶方式では、プログラムの実
行アドレスが、予め設定された値と一致（７た場合に情
報履歴の記憶を停止するようになっていた。
行アドレスが、予め設定された値と一致（７た場合に情
報履歴の記憶を停止するようになっていた。
（発明が解決しようとする問題点〕
上述した従来の情報履歴記憶方式では、複数回該当する
プログラムが実行される場合にｌ→一番最初のケースの
状態を知ることができるだけで、二回目以降のケースの
状態を知ることはできないという欠点があるう 〔問題点を解決するための手段〕 本発明は、プログラムの実行アドレスが予め設定された
値と一致する回数を予め設定しておくことにより、プロ
グラムの実行アドレスが設定値とｎ回目に一致したとき
でも情報履歴の記憶を停止できるようにしたものである
。
プログラムが実行される場合にｌ→一番最初のケースの
状態を知ることができるだけで、二回目以降のケースの
状態を知ることはできないという欠点があるう 〔問題点を解決するための手段〕 本発明は、プログラムの実行アドレスが予め設定された
値と一致する回数を予め設定しておくことにより、プロ
グラムの実行アドレスが設定値とｎ回目に一致したとき
でも情報履歴の記憶を停止できるようにしたものである
。
すなわち、本発明の情報履歴記憶方式は、情報処理装置
に情報履歴の記憶停止を指示するためのプログラムアド
レスを保持する記憶停止アドレスレジスタと、記憶停止
アドレスレジスタにプログラムのアドレスを設定する記
憶停止アドレス設定手段と、記憶停止アドレスレジスタ
に保持されているプログラムのアドレスと実行中のプロ
グラムのアドレスの一致を検出すると一致信号を出力す
る一致回路と、−数回数を保持する一致回数保持手段と
、一致回数保持手段に一致回数を設定する一致回数設定
手段と、一致回路の一致信号の出力回数が、一致回数保
持手段に保持されている一致回数と一致すると接続され
ている情報履歴記憶手段に記憶停止を指示する手段を有
する。
に情報履歴の記憶停止を指示するためのプログラムアド
レスを保持する記憶停止アドレスレジスタと、記憶停止
アドレスレジスタにプログラムのアドレスを設定する記
憶停止アドレス設定手段と、記憶停止アドレスレジスタ
に保持されているプログラムのアドレスと実行中のプロ
グラムのアドレスの一致を検出すると一致信号を出力す
る一致回路と、−数回数を保持する一致回数保持手段と
、一致回数保持手段に一致回数を設定する一致回数設定
手段と、一致回路の一致信号の出力回数が、一致回数保
持手段に保持されている一致回数と一致すると接続され
ている情報履歴記憶手段に記憶停止を指示する手段を有
する。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の情報履歴記憶方式の一実施例のブロ
ック図である。。
ック図である。。
通常のプログラムの実行は、主記憶装置１から、命令カ
ウントレジスタ９で示されるアドレスの命令をフェッチ
し、命令レジスタ５に格納後、制御回路３が起動されて
、命令の解釈、実行制御を行なう。オペランドのフェッ
チあるいは結果のストア用にアドレスアダー６で演算さ
れた結果をアドレスレジスタ７に一時保持して主記憶装
置１に要求を出す、フェー、チデータは信号線１０１を
通じて伝達され、ストアデーノは、データレジスタ８を
経由して主記憶装置１に送られる。演算回路２は、制御
回路３により制御されて、各種命令に従った演算を実施
する。
ウントレジスタ９で示されるアドレスの命令をフェッチ
し、命令レジスタ５に格納後、制御回路３が起動されて
、命令の解釈、実行制御を行なう。オペランドのフェッ
チあるいは結果のストア用にアドレスアダー６で演算さ
れた結果をアドレスレジスタ７に一時保持して主記憶装
置１に要求を出す、フェー、チデータは信号線１０１を
通じて伝達され、ストアデーノは、データレジスタ８を
経由して主記憶装置１に送られる。演算回路２は、制御
回路３により制御されて、各種命令に従った演算を実施
する。
記憶停止アドレスレジスタ１０には、ソフトウェア命令
により、主記憶装置ｌからフェッチしてきた情報履歴の
記憶を停止するためのプログラムアドレスが設定される
。カウンタ１２には、ソフトウェア命令により、主記憶
装置１からフェッチしてきた一致回数−１の値が設定さ
れる。一致回路１１は命令カウントレジスタ９の出力と
記憶停止アドレスレジスタｌＯの出力の一致を検出する
と一致信号を出力して、信号線１１０を通じてカウンタ
１２のカウントダウンを指示する。カウンタ１２の値が
０となって後、もう一度一致信号が出力されるとカウン
タ１２からポローの信号が出力され情報履歴記憶装置１
３に記憶停止指示が信号線１１１を通して伝達される。
により、主記憶装置ｌからフェッチしてきた情報履歴の
記憶を停止するためのプログラムアドレスが設定される
。カウンタ１２には、ソフトウェア命令により、主記憶
装置１からフェッチしてきた一致回数−１の値が設定さ
れる。一致回路１１は命令カウントレジスタ９の出力と
記憶停止アドレスレジスタｌＯの出力の一致を検出する
と一致信号を出力して、信号線１１０を通じてカウンタ
１２のカウントダウンを指示する。カウンタ１２の値が
０となって後、もう一度一致信号が出力されるとカウン
タ１２からポローの信号が出力され情報履歴記憶装置１
３に記憶停止指示が信号線１１１を通して伝達される。
記憶停止後の履歴情報の取出しは、公知の手段が存在す
るので説明は省略する。
るので説明は省略する。
なお、第１図の一点鎖線内の回路４は命令データフェッ
チ／ストア回路である。
チ／ストア回路である。
以上説明したように本発明は、プログラムのアドレス一
致信号がｎ回発生した場合に情報履歴の記憶を停止させ
ることにより、デパック効率を向上できるという効果が
ある。
致信号がｎ回発生した場合に情報履歴の記憶を停止させ
ることにより、デパック効率を向上できるという効果が
ある。
第１図は、本発明の情報履歴記憶方式の一実施例のブロ
ック図である。 ｌ・・・主記憶装置、 ２・・・演算回路、３・・
・制御回路、 ４・・・命令データフェッチ／ストア回路、５・・・命
令レジスタ、 ６・・・アドレスアダー、 ７・・・アドレスレジスタ、 ８・・・データレジスタ。 ９・・・命令カウントレジスタ、 ｌＯ・・・記憶停止アドレスレジスタ、１１・・・一致
回路、 １２・・・カウンタ、 １３・・・情報履歴記憶装置。
ック図である。 ｌ・・・主記憶装置、 ２・・・演算回路、３・・
・制御回路、 ４・・・命令データフェッチ／ストア回路、５・・・命
令レジスタ、 ６・・・アドレスアダー、 ７・・・アドレスレジスタ、 ８・・・データレジスタ。 ９・・・命令カウントレジスタ、 ｌＯ・・・記憶停止アドレスレジスタ、１１・・・一致
回路、 １２・・・カウンタ、 １３・・・情報履歴記憶装置。
Claims (1)
- 【特許請求の範囲】 情報処理装置において、 情報履歴の記憶停止を指示するためのプログラムのアド
レスを保持する記憶停止アドレスレジスタと、 前記記憶停止アドレスレジスタにプログラムのアドレス
を設定する記憶停止アドレス設定手段と、 前記記憶停止アドレスレジスタに保持されているプログ
ラムのアドレスと実行中のプログラムのアドレスの一致
を検出すると一致信号を出力する一致回路と、 一致回数を保持する一致回数保持手段と、 前記一致回数保持手段に一致回数を設定する一致回数設
定手段と、 前記一致回路の一致信号の出力回数が、前記一致回数保
持手段に保持されている一致回数と一致すると接続され
ている情報履歴記憶手段に記憶停止を指示する手段を有
することを特徴とする情報履歴記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60145036A JPS625448A (ja) | 1985-07-01 | 1985-07-01 | 情報履歴記憶方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60145036A JPS625448A (ja) | 1985-07-01 | 1985-07-01 | 情報履歴記憶方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS625448A true JPS625448A (ja) | 1987-01-12 |
Family
ID=15375918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60145036A Pending JPS625448A (ja) | 1985-07-01 | 1985-07-01 | 情報履歴記憶方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS625448A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5026443A (ja) * | 1973-07-06 | 1975-03-19 | ||
| JPS58139259A (ja) * | 1982-02-12 | 1983-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 記憶制御方式 |
-
1985
- 1985-07-01 JP JP60145036A patent/JPS625448A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5026443A (ja) * | 1973-07-06 | 1975-03-19 | ||
| JPS58139259A (ja) * | 1982-02-12 | 1983-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 記憶制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4631672A (en) | Arithmetic control apparatus for a pipeline processing system | |
| JPS625448A (ja) | 情報履歴記憶方式 | |
| KR930006516B1 (ko) | 데이타 처리시스템 | |
| JPS6222155A (ja) | 情報処理装置のデバツグ方式 | |
| JPS625449A (ja) | 情報処理装置のデバツグ方式 | |
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPS625447A (ja) | 情報履歴記憶方式 | |
| JPS58182766A (ja) | プログラムトレ−ス装置 | |
| JPH0281141A (ja) | トレース管理方式 | |
| JPS6258339A (ja) | 命令先取り制御装置 | |
| JPS6238748B2 (ja) | ||
| JPH0227415A (ja) | コンピュータシステム | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS61133440A (ja) | デ−タ処理装置 | |
| JPS6238946A (ja) | 演算処理装置 | |
| JPH02242349A (ja) | コマンド処理装置 | |
| JPS638841A (ja) | 割込み受取り装置 | |
| JPS62232035A (ja) | 命令先取り制御方式 | |
| JPH01311327A (ja) | データ処理装置 | |
| JPS63163563A (ja) | デ−タ処理装置 | |
| JPS6231434A (ja) | 命令アドレス制御方式 | |
| JPH02103636A (ja) | 付加演算装置 | |
| JPS6115235A (ja) | 中央処理装置 |