JPH0281141A - トレース管理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ プロセッサからのデータをデバッグ装置内のトレースバ
ッファに格納するトレース管理方式に関し、 必要なデータのみをトレースバッファ内に格納すること
によりトレースバッファを有効に活用することができる
トレース管理方式を提供することを目的とし、 プロセッサ内にトレース管理ビットを有するトレース管
理レジスタを設けるとともに、前記プロセッサとデバッ
グ装置との間にトレース管理信号線を設置ノで、前記ト
レース管理ビットによりトレースバッファのポイントを
操作してトレースバッファへのデータの格納を制御する
ように構成した。

［産業上の利用分野］ 本発明は、プロセッサからのデータをデバッグ装置内の
トレースバッファに格納するトレース管理方式に関する
。

プロセッサからのデータは、デバッグ装置内のトレース
バッファ内に順次格納され、トレースバッファ内にデー
タがすべて格納されると、再びトレースバッファの先頭
からデータが格納される。

このため、不必要なデータによって必要なデータが消さ
れる場合があった。したがって、トレースバッファを有
効に活用するためには、必要なデ−タのみをトレースバ
ッファ内に格納することが必要である。

［従来の技術］ 従来のトレース管理方式としては、例えば第６図および
第７図に示すようなものがある。

第６図において、１はプロセッサであり、プロセッサ１
内にはプログラムカウンタ２が設けられている。

３はデバッグ装置であり、デバッグ装置３内にはトレー
スバッファ４が設けられ、トレースバッファ４はトレー
ス領域５を有している。なお、Ｐはポインタである。

第７図に示すように、プロセラ１す１のデータ６はポイ
ンタＰが示すトレースバッファ４のトレース領域５に格
納され（ステップ８１．３２、参照）、次に、ポインタ
Ｐの位置をカウントアツプして（ステップＳ３、参照）
、次々にポインタＰが示すトレース領域５にデータ６が
格納される。

トレース領域５が最債の領域になると、トレース領域５
をトレースバッファ４の先頭の領域に移動してデータ６
は先頭のトレース領域５から順次格納される。

［発明が解決しようとする課題］ しかしながら、このような従来のトレース管理方式にあ
っては、プロセッサのデータを全てトレースバッファ内
に格納するようになっているため、例えば第４図に示す
ようにループが存在するようなルーチンの場合には、第
８図に示すように、データがトレースバッファ内に格納
されることになり、不要なデータが格納される。その結
果、不要なデータにより必要なデータが消されてしまう
ことがあり、トレースバッファを有効に活用することが
できないという問題点があった。

本発明はこのような問題点に鑑みてなされたものであっ
て、必要なデータのみをトレースバッファ内に格納する
ことによりトレースバッファを有効に活用することがで
きるトレース管理方式を提供することを目的としている
。

［ＶＲ題を解決するための手段］ 第１図は本発明の原理説明図である。

第１図において、１１はプロセッサ、１３はプロセッサ
１１内に設けられたトレース管理レジスタ、１４はトレ
ース管理レジスタ１３内に設けられたトレース管理ビッ
ト、１９はプロセッサ１１とデバッグ装置１５とを結ぶ
トレース管理信号線、１６はデバッグ装置１５内に設け
られたトレースバッファ、Ｐはトレースバッファ１６の
トレース領域を示すポインタである。

Ｅ作用コ 本発明においては、トレース管理ビットをオンとしたと
きは、トレースバッファのポインタの位置をそのままに
し、トレース管理ビットをオフとしたときは、ポインタ
の位置をカウントアツプして、トレースバッファへのデ
ータの格納を制御する。

したがって、例えばループを有するようなルーチンの場
合に、必要なデータだけをトレースバッフ１内に格納す
ることができ、不必要なデータで必要なデータが消され
てしまうことがなく、トレースバッファを有効に活用す
ることができる。

［実施例］ 以下、本発明の実施例を図面に基づいて説明する。

第２図は本発明を実施するための装置を示す図である。

第２図において、１１はプロセッサであり、プロセッサ
１１内にはプログラムカウンタ１２とトレース管理レジ
スタ１３が設けられ、トレース管理レジスタ１３はトレ
ース管理ビット１４を有する。なお、トレース管理ビッ
ト１４は１ビツトで足りることから、プログラムカウン
タ１２内にトレース管理ビット１４を設けても良い。ト
レース管理ビット１４はプロセッサ１１内のプログラム
によりオン、オフの設定が行なわれる。

１５はデバッグ装置であり、デバッグ装置１５内にはト
レースバッフ１１６が設けられ、トレースバッファ１６
は１−レース領域１７を有している。

なお、Ｐはトレース領域１７を示すポインタである。

プロセッサ１１とデバッグ装置１５とはデータ信号線１
８により接続され、プロセッサ１１のデータはデータ信
号線１８を介してトレースバッファ１６内に格納される
。また、プロセッサ１１とデパック装置１５とはトレー
ス管理信号線１９を介して接続され、トレース管理ビッ
ト１４のトレース管理データはデバッグ装置１５に送ら
れ、ポインタＰを操作する。

次に、本発明のトレース管理方式を第３図に示すフロー
チャートに基づいて説明する。

プロセッサ１１からのデータはポインタＰが示すトレー
スバッファ１６のトレース領域１７に格納される（ステ
ップＳ１１．Ｓ１２、参照）。

この場合、ステップ８１３でトレース管理データがオン
のときは、ステップ３１４でポインタＰの位置をそのま
まにしておき（Ｐ＝Ｐ）、トレース管理データがオフの
ときは、ステップＳ１５でポインタＰの位置をカウント
アツプする（Ｐ＝Ｐ＋１）。

したがって、第４図に示すようなループを有するルーチ
ンの場合、Ｃで管理ビットオン命令があり、Ｇで管理ビ
ットオフ命令があったときは、データは、第５図に示す
ように、トレースバッファ１６内に格納される。

第５図から明らかなように、ループ時のデータは格納さ
れず、必要なデータのみが格納される。

したがって、不必要なデータにより必要なデータが消さ
れることがなく、トレースバッファ１６を有効に活用す
ることができ、デバッグが容易となる。

［発明の効果］ 以上説明してきたように、本発明によれば、トレース管
理ビットによりトレースバッファのポインタを制御する
ようにしたため、必要なデータのみをトレースバッファ
内に格納することができ、トレースバッファを有効に活
用することができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明を実施するための装置を示す図、第３図
は動作を説明するためのフローチャート、第４図はルー
プを有するルーチンを示す図、第５図はトレースバッフ
ァのデータの格納を示す図、 第６図は従来例の説明図、 第７図は従来例を説明するためのフローチャート、 第８図は従来のトレースバッファのデータの格納を示す
図である。 １５・・・デバッグ装置、 １６・・・トレースバッファ、 １７・・・トレース領域、 １８・・・データ信号線、 １９・・・トレース管理信号線、 Ｐ・・・ポインタ。

Claims (1)

【特許請求の範囲】
1. プロセッサ（１１）内にトレース管理ビット（１４）を
   有するトレース管理レジスタ（１３）を設けるとともに
   、前記プロセッサ（１１）とデバッグ装置（１５）との
   間にトレース管理信号線（１９）を設けて、前記トレー
   ス管理ビット（１４）によりトレースバッファ（１６）
   のポイント（Ｐ）を操作してトレースバッファ（１６）
   へのデータの格納を制御するようにしたことを特徴とす
   るトレース管理方式。