JPS6187294A - バブルメモリ装置 - Google Patents

バブルメモリ装置

Info

Publication number
JPS6187294A
JPS6187294A JP59208783A JP20878384A JPS6187294A JP S6187294 A JPS6187294 A JP S6187294A JP 59208783 A JP59208783 A JP 59208783A JP 20878384 A JP20878384 A JP 20878384A JP S6187294 A JPS6187294 A JP S6187294A
Authority
JP
Japan
Prior art keywords
parallel
devices
bubble memory
information
bubble
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59208783A
Other languages
English (en)
Inventor
Yoshiya Kaneko
金子 淑也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59208783A priority Critical patent/JPS6187294A/ja
Publication of JPS6187294A publication Critical patent/JPS6187294A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、2以上の磁気バブルデバイスを搭載し、2以
上のデバイスの並列動作が可能なバブルメモリ装置にお
ける、並列動作情報の取扱い方式〔従来技術とその問題
点〕 第4図から第6図は従来のバブルメモリ装置における並
列動作情報の取扱い方式を示すもので、第4図は並列動
作デバイス数固定方式、第5図はスイッチによるプリセ
ット方式、第6図はレジスタによるプリセット方式をそ
れぞれ示す。
従来のバブルメモリ装置では、第4図に示すように、同
時動作するバブルデバイスの数は、最初から固定されて
いるものが多い。Mは複数の磁気バブルデバイスD1 
、D2・・・を搭載したバブルメモリで、ホスト計算機
からの指令により、バブルメモリコントローラCで制御
される。
同時動作可能なデバイスが可変の方式もあるが、ショー
トバーによるビンのオープン、ショート等のハードウェ
ア的な方法で行なわれている。このためユーザ側で必要
に応じて並列動作数を変更することは、第4図の固定式
の場合は不可能で、後者のショートバ一方式も、ショー
トバーが装置の外側から操作できるように配置されてい
ないと、変更困難である。第5図のように、外部操作で
きる並列動作数設定スイッチ”J 、SW2をバブルメ
モリコントローラCに接続し、外部からの操作で並列動
作数を変更することは可能であるが、半固定であり、し
かもハードウェア的であってミプロダラムで変更したり
することはできず、取扱いが不便である。
第6図のように、ショートバーや並列動作数設定スイッ
チSWz 、SW2に相当するレジスタRを外部に設け
、ホスト計算機からレジスタRのアドレスを指定してレ
ジスタの内容をリード・ライト可能にすれば、ソフトウ
ェア的に変更することもできる。しかしながらバブルメ
モリコントローラCのアドレス空間を占有するレジスタ
のほかに、更にアドレス空間を要する特別のレジスタR
を設けるので、装置としてのまとまりが悪く、複雑でコ
ストも高くなる。
本発明の技術的課題は、従来のバブルメモリ装置におけ
るこのような問題を解消し、特別に並列動作数段車用の
レジスタを外部に設けることなしに、また安価でかつ装
置としてのまとまりを低下させることなしに、並列動作
数をユーザーが容易に変更可能にすることにある。
〔問題点を解決するための手段〕 この問題点を解決するために講じた本発明による技術的
手段は、2以上の磁気バブルデバイスを搭載し、2以上
のデバイスの同時動作も可能なバブルメモリ装置におい
て、同時に動作するデバイスの数を示す並列動作情報が
、特定の1つのデバイスの一定の領域に書込まれている
構成を採っている。
〔作用〕
この技術的手段によれば、並列動作バブルデバイス数の
情報を、特定の1つのデバイスの特定の領域にユーザが
書込めるようになっている。即ち外部からあるいはバブ
ルメモリコントローラ自身がリード・ライトできる並列
動作デバイス数を決めるレジスタを、バブルコントロー
ラ内に持っている。そしてこのレジスタに書くデータを
、この装置を動かすシステムプログラム中に定数の1つ
として持っているのではなく、ある特定のバブルデバイ
スから読んで来て書込むようになっている。
したがってこのバブルデバイス上のデータを書き換えれ
ば、並列動作デバイス数の変更も容易に行なえる。その
ため装置の電源を切って再び電源を入れたときには、こ
の情報をもとに、並列動作条件の設定をすることにより
、ユーザ側で自由に並列動作デバイス数を選択すること
ができる。
〔実施例〕
次に本発明によるバブルメモリ装置が実際上どのように
具体化されるかを実施例で説明する。第1図は本発明に
よるバブルメモリ装置の実施例を示すブロック図である
。バブルメモリMを制御するためのバブルメモリコント
ローラCは、ホスト計算機にデータバス、アドレスバス
、コントロールバスなどで接続されている。バブルメモ
リコントローラCには、並列動作情報レジスタr′が設
けられている。一方バプルメモリM中の複数のバブルデ
バイスD1、D2・・・のうちの特定の1つのバブルデ
バイスの一定の領域に、並列動作情報が書込まれている
したがってこのバブルデバイスの一定領域に記憶してい
る並列動作情報を、並列動作情報レジスタに読み込んで
記憶しておき、バブルメモリ装置の動作に先立ってまず
この並列レジスタrを読み出し、バブルメモリ装置の制
御が行なわれる。
デバイスにおける並列動作情報記憶領域としては、次の
ように幾つかの種類が挙げられる。
第2図は第1の例で、#1のデバイスD1に、並列動作
情報格納領域が設けられている。デバイスD1、D2・
・・のベージ数が27L+αの場合で、通常のデータリ
ード・ライト領域としては使わない補助情報ページの一
部を利用して、この装置の並列動作デバイス情報を格納
しておく。第2図の例では、#1デバイスの2052ペ
ージにそのデータが格納されている。ホスト計算機が、
バブルメモリを初めて起動するとき(初期化のとき)に
は、まず#1デバイスD1だけの初期化(不良ループ情
報のロード等)を行う。次にその2052ページを読み
出して、その中の並列動作デバイス数を示すデータを取
り出し、並列レジスタrに書込む。その後は並列動作デ
バイス単位で初期化を行ない、データのリード・ライト
を行う。
これによれば、ホスト計算機のバブルメモリを動かすプ
ログラムがROMに記憶されていても、ユ−ザはバブル
上のデータを書き換えることで、並列動作数を容易に変
更することができる。
第3図は本発明の他の実施例で、並列動作情報をデバイ
スのプートループ(ユーザーデータ領域以外の領域であ
って、不良ループ情報などを記憶しておくループ)に格
納したものである。図示例では、#1のデバイスD1の
ブートループに並列動作情報が記憶されている。したが
ってデバイスD1においても、通常ユーザーの使用する
ユーザーデータ領域が、並列動作情報のために使用され
ることはない。この場合も、初期化の手順は同じである
が、データループの全ページをユニザ用に開放できる利
点がある。
上記2つの実施例では、ホスト計算機が介入する例を述
べたが、バブルメモリコントローラCが、電源投入時、
あるいはしかるべき命令をホスト計算機から受は取った
時に実行するようにすることも可能である。この場合に
は、ホスト計算機のプログラムの負担は軽くなり、この
並列動作情報を書き換える機能だけで足りる。
なお並列動作の指定は、並列動作するデバイス数を指定
すると並列動作の順番も自ずと決まるようにすることの
ほかに、どのデバイスとどのデバイスを並列動作させる
かを指定することもできる。
〔発明の効果〕
以上のように本発明によれば、並列動作情報をバブルメ
モリ装置における1つのデバイスの一定領域に記憶させ
、この並列動作情報をバブルメモリコントローラの並列
レジスタに書込む構成になっている。そのため並列動作
情報を書き換え可能な定数として扱えるので、ユーザが
自由に、必要とする並列動作デバイス数を設定すること
ができる。しかも任意のデバイスに、ユーザーデータ領
域以外の領域を使用して、並列動作情報を記憶できるの
で、メモリ領域が犠牲になったり、装置としてのまとま
りやコストに悪い影響を及ぼすこともない。
【図面の簡単な説明】
第1図は本発明によるバブルメモリ装置を示すブロック
図、第2図は並列動作情報の格納領域の第1実施例を示
す図、第3図は並列動作情報の格納領域の第2実施例を
示す図、第4図から第6図は従来のバブルメモリ装置で
、第4図は並列動作デバイス数固定方式、第5図はスイ
ッチによるプリセット方式、第6図は外部レジスタによ
るプリセット方式をそれぞれ示す。 図において、Mはバブルメモリ、Dl、Dl・・・は(
磁気バブル)デバイス、Cはバブルメモリコントローラ
、R,rは並列動作数レジスタをそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 2以上の磁気バブルデバイスを搭載し、2以上のデバイ
    スの同時動作も可能なバブルメモリ装置において、同時
    に動作するデバイスの数を示す並列動作情報が、特定の
    1つのデバイスの一定の領域に書込まれていることを特
    徴とするバブルメモリ装置。
JP59208783A 1984-10-04 1984-10-04 バブルメモリ装置 Pending JPS6187294A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59208783A JPS6187294A (ja) 1984-10-04 1984-10-04 バブルメモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59208783A JPS6187294A (ja) 1984-10-04 1984-10-04 バブルメモリ装置

Publications (1)

Publication Number Publication Date
JPS6187294A true JPS6187294A (ja) 1986-05-02

Family

ID=16562028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59208783A Pending JPS6187294A (ja) 1984-10-04 1984-10-04 バブルメモリ装置

Country Status (1)

Country Link
JP (1) JPS6187294A (ja)

Similar Documents

Publication Publication Date Title
KR910006823A (ko) 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템
EP0361434B1 (en) Display emulating system
JPS6187294A (ja) バブルメモリ装置
JPH0554009A (ja) プログラムロード方式
JPS6240736B2 (ja)
KR100654477B1 (ko) 프로세서 동작 방법
JP2716254B2 (ja) リストベクトル処理装置
JPH0765586A (ja) Eepromアクセス方式
JPH11184683A (ja) 電子機器
JPS6238746B2 (ja)
JP2002024077A (ja) 半導体メモリの書込制御装置及びその方法
JPS6046747B2 (ja) 初期プログラム読込方式
JPS63214806A (ja) プログラマブル・コントロ−ラ
JPH02127743A (ja) メモリ制御方式
JPH02236730A (ja) プログラム書換え可能形コンピュータ
JPH0267659A (ja) データ転送制御方式
JPS60178484A (ja) 表示装置
JPH0545978B2 (ja)
JPH04262449A (ja) データ転送方式
JPS63136154A (ja) マイクロコンピユ−タ装置
JPH01207841A (ja) 状態履歴記憶装置
JPH07134685A (ja) コンピュータシステムおよびそのメモリデータ転送方式
JPH0157374B2 (ja)
JPH03257572A (ja) マルチプロセッサシステム
JPH03225529A (ja) マイクロプロセッサ