JPS6251238A - 半導体装置の絶縁物アイソレ−シヨン領域の形成方法 - Google Patents
半導体装置の絶縁物アイソレ−シヨン領域の形成方法Info
- Publication number
- JPS6251238A JPS6251238A JP18976085A JP18976085A JPS6251238A JP S6251238 A JPS6251238 A JP S6251238A JP 18976085 A JP18976085 A JP 18976085A JP 18976085 A JP18976085 A JP 18976085A JP S6251238 A JPS6251238 A JP S6251238A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation
- alumina
- sio2
- bird
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
シリコン基板の選択酸化によって絶縁物アイソレーショ
ン領域の厚い酸化膜を形成する際にバーズビークが生じ
るが、このバーズビークを選択酸化倶に形成したアルミ
ナ膜をマスクにＲＩＥにて除去する。
ン領域の厚い酸化膜を形成する際にバーズビークが生じ
るが、このバーズビークを選択酸化倶に形成したアルミ
ナ膜をマスクにＲＩＥにて除去する。
シリコン基板の選択酸化技術を用いた絶縁物アイソレー
ション（素子分離）は、バイポーラトラン、ジスタのみ
ならずＭＯ３ＰＩ！Ｔのフィールド部形成にも広く採用
されて、いる。従来の選択酸化法では耐、醇化膜（Ｓｉ
３Ｎ、膜）がめくれるようにバーズビーク（ｂｉｒｄｓ
ｂｅａｋ）が生じて、絶縁物アイソレーション領域が
その分大きくなり、トランジスタ領域は小さくなる。半
導体装置の高集積化のために微細化が進むほど、このバ
ーズビーク部分は邪魔となり、バーズビークのない絶縁
物アイソレーション領域形成方≠がいろいろと提案され
ている（例えば、解説記事「選択酸化法に代わる新しい
素子分離技術の発表組成ぐ」、日経エレクトロニクス。
ション（素子分離）は、バイポーラトラン、ジスタのみ
ならずＭＯ３ＰＩ！Ｔのフィールド部形成にも広く採用
されて、いる。従来の選択酸化法では耐、醇化膜（Ｓｉ
３Ｎ、膜）がめくれるようにバーズビーク（ｂｉｒｄｓ
ｂｅａｋ）が生じて、絶縁物アイソレーション領域が
その分大きくなり、トランジスタ領域は小さくなる。半
導体装置の高集積化のために微細化が進むほど、このバ
ーズビーク部分は邪魔となり、バーズビークのない絶縁
物アイソレーション領域形成方≠がいろいろと提案され
ている（例えば、解説記事「選択酸化法に代わる新しい
素子分離技術の発表組成ぐ」、日経エレクトロニクス。
陽２８７． １９８２年３月２９日、ｐρ、９０−１０
１．参照）。
１．参照）。
本発明の目的は、各種提案の方法とは違うバーズビーク
のない絶縁物アイソレーション領域を形成する方法を提
供することである。
のない絶縁物アイソレーション領域を形成する方法を提
供することである。
上述の目的が、下記工程（ア）〜（オ）＝（ア）アイソ
レーション領域に相当する部分以外のシリコン基板−ト
に耐酸化膜パターンを形成する工程；（・イ）アイソレ
ーション領域に相当する部分のシリコン基板−トにアル
ミナ膜を形成する工程； （つ）熱酸化処理によってア
ルミナ膜の下方のシリコン基板を選択的に酸化して、二
酸化珪素膜を形成する工程； （１）耐酸化膜を除去す
る工程；および（オ）アルミナ膜をマスクとして二酸化
珪素膜のバーズビーク部分をエツチング除去する工程；
を含んでなる半導体装置の絶縁物アイソレーション領域
の形成方法に達成される。
レーション領域に相当する部分以外のシリコン基板−ト
に耐酸化膜パターンを形成する工程；（・イ）アイソレ
ーション領域に相当する部分のシリコン基板−トにアル
ミナ膜を形成する工程； （つ）熱酸化処理によってア
ルミナ膜の下方のシリコン基板を選択的に酸化して、二
酸化珪素膜を形成する工程； （１）耐酸化膜を除去す
る工程；および（オ）アルミナ膜をマスクとして二酸化
珪素膜のバーズビーク部分をエツチング除去する工程；
を含んでなる半導体装置の絶縁物アイソレーション領域
の形成方法に達成される。
以下、添付図面を参照して本発明の好ましい実施態様例
によって本発明をより詳しく説明する。
によって本発明をより詳しく説明する。
第１Ａ図〜第１Ｅ図は、本発明に係る方法にしたがって
半導体装置の絶縁物アイソレーション領域を形成する工
程を説明する半導体装置の部分断面図である。
半導体装置の絶縁物アイソレーション領域を形成する工
程を説明する半導体装置の部分断面図である。
第１Ａ図に示すように、シリコン基板１を熱酸化して薄
い二酸化珪素（ＳｉＯ□膜）２を全面に形成する。この
５ｉ０２膜２はハソファ材としてシリコン基板−耐酸化
膜（ＳｉＪ４膜）間のストレスや結晶欠陥の発生を抑制
する働きがあり、その厚さは昔ｉｎ、 １００〜１０
００人テアル。５ｔ（ｈ膜２」二に化学的気相成長法（
ＣＶＤ法）でＳｉ、Ｎ４の耐酸化膜３を形成する。この
５ｉａＮａ膜３の厚さは５００〜２０００人である。次
に、Ｓｉ３Ｎ、膜３の上にレジストを塗布し、露光・現
像して所定のレジストパターン（図示セず）を形成し、
レジストパターンで覆われていない部分の５ｉｓＬ膜３
をエツチング剤（例えばＣＣＩ、＋Ｏ□ガス）で除去し
て耐酸化膜パターンとする。
い二酸化珪素（ＳｉＯ□膜）２を全面に形成する。この
５ｉ０２膜２はハソファ材としてシリコン基板−耐酸化
膜（ＳｉＪ４膜）間のストレスや結晶欠陥の発生を抑制
する働きがあり、その厚さは昔ｉｎ、 １００〜１０
００人テアル。５ｔ（ｈ膜２」二に化学的気相成長法（
ＣＶＤ法）でＳｉ、Ｎ４の耐酸化膜３を形成する。この
５ｉａＮａ膜３の厚さは５００〜２０００人である。次
に、Ｓｉ３Ｎ、膜３の上にレジストを塗布し、露光・現
像して所定のレジストパターン（図示セず）を形成し、
レジストパターンで覆われていない部分の５ｉｓＬ膜３
をエツチング剤（例えばＣＣＩ、＋Ｏ□ガス）で除去し
て耐酸化膜パターンとする。
次に、第１Ｂ図に示すように、スパッタリング法でアル
ミナ（Ａρ２０３）膜４Ａ、４Ｂを耐酸化膜パターン３
および表出したＳｉＯ２膜２の上に形成する。
ミナ（Ａρ２０３）膜４Ａ、４Ｂを耐酸化膜パターン３
および表出したＳｉＯ２膜２の上に形成する。
このアルミナ膜４の厚さは５００〜２０００人程度が好
ましい。アルミナ膜４Ａ、４Ｂの上にレジスト膜５をス
ピンコード法で塗布して形成する。
ましい。アルミナ膜４Ａ、４Ｂの上にレジスト膜５をス
ピンコード法で塗布して形成する。
レジスト膜５をプラズマエツチング又はアッシングによ
って一様にエツチング又は灰化し、耐酸化膜パターン３
上のアルミナ膜４Ａが表示したところでエツチング又は
灰化を停止する（第１Ｃ図）。
って一様にエツチング又は灰化し、耐酸化膜パターン３
上のアルミナ膜４Ａが表示したところでエツチング又は
灰化を停止する（第１Ｃ図）。
このようにしてＳｉＯ□膜２上のアルミナ膜４Ｂの上に
レジスト膜５を残す。そして、アルゴンによるスパッタ
リングによって表出しているアルミナ膜４Ａをエツチン
グ除去する。このとき、アルミナ膜４Ｂはレジスト膜５
によって保護されている。
レジスト膜５を残す。そして、アルゴンによるスパッタ
リングによって表出しているアルミナ膜４Ａをエツチン
グ除去する。このとき、アルミナ膜４Ｂはレジスト膜５
によって保護されている。
レジスト膜５を除去した後で、熱酸化処理を施こして、
第１Ｉ”）図に示すように、シリコン基板ｌを選択酸化
する。このとき酸素がアルミナ膜４Ｂおよびその下の薄
いＳｉＯ□膜２を通ってシリコン基板１のシリコンと反
応して厚い５ｉ０２膜６を通って形成する。シリコンの
酸化は横方向へも進行してバーズビーク部分７を形成す
ることになり、耐酸化膜パターン３の端部を押し上げる
。
第１Ｉ”）図に示すように、シリコン基板ｌを選択酸化
する。このとき酸素がアルミナ膜４Ｂおよびその下の薄
いＳｉＯ□膜２を通ってシリコン基板１のシリコンと反
応して厚い５ｉ０２膜６を通って形成する。シリコンの
酸化は横方向へも進行してバーズビーク部分７を形成す
ることになり、耐酸化膜パターン３の端部を押し上げる
。
次に、耐酸化膜パターン３の５ｉＪ４を熱リン酸エツチ
ングすることによって、第１Ｅ図に示すように、薄い５
ｉ（ｈ膜２および厚い５４０ｇ膜のバーズビーク部分７
をエツチング除去する。５ｉＯ７のＲｒＥは、例えばエ
ツチングガスにＣＨＦ、又はＣＦ、を用い、圧力を０．
１〜Ｉ Ｔｏｒｒとし、ＲＦ比出力２００〜６００Ｗと
して行なう。このようにしてバーズビークのない絶縁物
アイソレーション領域が形成される。残っているアルミ
ナ膜４Ｂは絶縁物であり、特別な場合を除いて、エツチ
ング除去する必要はない。そして、公知の製造工程にし
たがって、バイボーラトランジスタ又はＭＯ３ＦＰ、Ｔ
がアイソレーションされたシリコン基板１のトランジス
タ領域に形成される。
ングすることによって、第１Ｅ図に示すように、薄い５
ｉ（ｈ膜２および厚い５４０ｇ膜のバーズビーク部分７
をエツチング除去する。５ｉＯ７のＲｒＥは、例えばエ
ツチングガスにＣＨＦ、又はＣＦ、を用い、圧力を０．
１〜Ｉ Ｔｏｒｒとし、ＲＦ比出力２００〜６００Ｗと
して行なう。このようにしてバーズビークのない絶縁物
アイソレーション領域が形成される。残っているアルミ
ナ膜４Ｂは絶縁物であり、特別な場合を除いて、エツチ
ング除去する必要はない。そして、公知の製造工程にし
たがって、バイボーラトランジスタ又はＭＯ３ＦＰ、Ｔ
がアイソレーションされたシリコン基板１のトランジス
タ領域に形成される。
本発明の形成方法によってもバーズビークのない絶縁物
アイソレーション領域を形成することができ、バーズビ
ークの分だけアイソレーション幅を小さくし高密度化が
図れる。
アイソレーション領域を形成することができ、バーズビ
ークの分だけアイソレーション幅を小さくし高密度化が
図れる。
第１Ａ図〜第１Ｅ図は本発明に係る半導体装置の絶縁物
アイソレーション領域の形成方法における工程を説明す
る半導体装置の部分断面図である。 １・・・シリコン基板、 ２・・・薄いＳｉ−膜、 ３・・・耐酸化膜、 ４＾、４Ｂ・・・アルミナ膜、 ６・・・厚いｓｈｏ□膜、 ７・・・バーズビーク部分。
アイソレーション領域の形成方法における工程を説明す
る半導体装置の部分断面図である。 １・・・シリコン基板、 ２・・・薄いＳｉ−膜、 ３・・・耐酸化膜、 ４＾、４Ｂ・・・アルミナ膜、 ６・・・厚いｓｈｏ□膜、 ７・・・バーズビーク部分。
Claims (1)
- 【特許請求の範囲】 １、下記工程（ア）〜（オ）： （ア）アイソレーション領域に相当する部分以外のシリ
コン基板上に耐酸化膜パターンを形成する工程； （イ）アイソレーション領域に相当する部分の前記基板
上にアルミナ膜を形成する工程； （ウ）熱酸化処理によって前記アルミナ膜の下方の前記
シリコン基板を選択的に酸化して、二酸化珪素膜を形成
する工程； （エ）前記耐酸化膜を除去する工程；および（オ）前記
アルミナ膜をマスクとして前記二酸化珪素膜のバーズビ
ーク部分をエッチング除去する工程； を含んでなる半導体装置の絶縁物アイソレーション領域
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18976085A JPS6251238A (ja) | 1985-08-30 | 1985-08-30 | 半導体装置の絶縁物アイソレ−シヨン領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18976085A JPS6251238A (ja) | 1985-08-30 | 1985-08-30 | 半導体装置の絶縁物アイソレ−シヨン領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6251238A true JPS6251238A (ja) | 1987-03-05 |
Family
ID=16246716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18976085A Pending JPS6251238A (ja) | 1985-08-30 | 1985-08-30 | 半導体装置の絶縁物アイソレ−シヨン領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6251238A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100370241B1 (ko) * | 2000-10-31 | 2003-01-30 | 삼성전자 주식회사 | 알루미늄 산화막을 하드 마스크로 사용하는 반도체 소자의 도전 라인 및 그 제조방법 |
-
1985
- 1985-08-30 JP JP18976085A patent/JPS6251238A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100370241B1 (ko) * | 2000-10-31 | 2003-01-30 | 삼성전자 주식회사 | 알루미늄 산화막을 하드 마스크로 사용하는 반도체 소자의 도전 라인 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62291940A (ja) | 半導体装置の製造方法 | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JP3462174B2 (ja) | シリコン基板内にトレンチ構造部を形成するための方法 | |
| JPH07235590A (ja) | 半導体装置の製造方法 | |
| JPH06216120A (ja) | 集積回路の電気的分離構造の形成方法 | |
| JPS6251238A (ja) | 半導体装置の絶縁物アイソレ−シヨン領域の形成方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JP2002164426A (ja) | 半導体装置の製造方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPS59202649A (ja) | 半導体装置の製造方法 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR0131367B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR100353819B1 (ko) | 반도체소자제조방법 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH05218193A (ja) | 半導体装置の製造方法 | |
| JPS58169935A (ja) | 半導体装置の製造方法 | |
| JPH01162351A (ja) | 半導体装置の製造方法 | |
| JPH11176925A (ja) | 半導体装置の製造方法 | |
| JPS63240042A (ja) | 半導体装置の製造方法 | |
| JPH07153753A (ja) | 半導体装置の製造方法 | |
| JPH01173738A (ja) | 半導体装置の製造方法 | |
| JPH05291242A (ja) | 半導体集積回路装置の製造方法 |