JPS62501598A - 誘電的に隔離された半導体デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 誘電的に隔離された半導体デバイス 発明の背景 １・発明の分野 本発明は１つり誘電的に隔離された（旧）アイランド、あるいはダブ内に形成さ れた共通端子を共有する２つあるいは複数の独立した能動デバイスを含むタイプ の誘電的に隔離された半導体デバイスに関する。

２、先行技術の説明 １つの基板の共通部分あるいは“タブ内に共通の端子を共有する２つあるいは複 数の能動半導体デバイスを含むことができる。このタブ部分は誘電材質の下側の 層、つまり包囲層によって定義され基板の残りの部分から電気的に隔離される。

タブ内に、各種の能動デバイスの他の端子部分を互いから電気的に隔離するため の手段が提供される。この構造の一例が合衆国特許第４４６７３４４号に示され る。開示される構造は、１つのタブ内に２つのゲート　ダイオード　スイッチを 含み、この２つのスイッチがこのタブの上側面から下に延びる深いｎ拡散とこの タブの床から上に延びる第２の同様の拡散との間に形成された高抵抗接合電界効 果型トランジスタ（ＪＦＥＴ）チャネルによって互いに隔離される。

この技術はデバイスを１つのタブ内に結合することを可能とするが、高抵抗ＪＦ ’ＥＴチャネルを形成するためニテバイス製造プロセスに追加のマスキング及び 拡散′　ステップが必要とされる。

本発明は製造が比較的に筒中であるという長所を持つ説明のタイプの改良された 構造を提供する。

ｉ更立Ｉ上 本発明は１つの誘電的に隔離された（ＤＩ）タブ内に少なくとも１つの共通端子 を共有する誘電的に隔離された半導体デバイスのための反転溝隔離技術に関する 。

この１つあるいは複数の溝はタブの底から共通拡散領域に向って延び、能動デバ イス間の導電性チャネルを切断する。

図面の簡単な説明 第１図は１本発明による反転溝隔離構造を使用して１つのＤＩタブ内に形成され たペアの共通コレクタｎｐｎトランジスタの断面図； 第２図は、本発明による反転溝隔離構造を使用して１つの旧タブ内に形成された ペアの共通ベースｐｎｐ　）ランジスタの断面図で、ここで、この実施態様の溝 はＶ−形状の断面を持ち； 第３図は、第２図に示される回路の概略構成図；そして 第４図は、１つのＤＩタブ内に形成された一群の４つの共通ベースｐｎｐ　トラ ンジスタの揖視図である。

毛親皇孟」 第１図は誘電材質、例えば、二酸化ケイ素あるいは窒化ケイ素の層４８によって 定義される誘電的に隔離された（ＤＩ）タブ部分５０を含む半導体基板１０の部 分を示す。このＤＩタブを形成する技術は周知である。トランジスタＱｌ及びＱ ２がＤＩタブ５０内に形成され、本発明に従って、共通の拡散領域４２に向って 延びるタブ５０の底に隔離溝５２を形成することによって隔離が達成される。動 作のＯＦＦ状態においては、共通のコレクタ端子４４と関連する拡散領域４２は 逆バイアスされ、付随する空乏層４５は第１図内に点線で示されるように隔離溝 ５２の最も上の部分（もし越えてなければ）にまで達する。つまり、逆バイアス された拡散領域４２と関連する空乏層４５が存在することによって、トランジス タＱｌと０２のベース／エミッタ領域の間のＤＩタブ５０内の導電性チャネルが “ピンチオフ（狭所）”される、タブ５０の深さ及び隔離溝５２の高さの両方に 対して±５ｐｍの変動を与えるような製造」二の通常の誤差は空乏層４５の深さ がほとんどの場合隔離溝５２の最も上と重複するため本発明による隔離技術の、 性能には問題でない、逆の極端な方法として、隔離溝５２を拡散領域４２まで延 長することもできる。

この場合も特定の時点において拡散領域４２が逆バイアスされているか否かと無 関係に通常のシュアル　トランジスタ性能に影響を与えることなく要求された隔 離が提供される。ＯＮ状態においては、１つあるいは両方のトランジスタＱ１及 びＱ２が導電性であり、隔離溝５２の存在は個々のエミッタが独立して機能する ために性能に影響を与えない。

第２図はＤＩタブ５０内に番号５１及び５３によって示される２つの別個のデバ イス形成セクションを隔離するために反転Ｖ溝を使用するシュアルｐｎｐ構造を 示す。

隔離されたセクション５１内に第１のｐｎｐ）ランジスタＱ３が形成され、隔離 されたセクション５３内に第２のｐｎｐトランジスタＱ４が形成される。この構 造においては、トランジスタＱ３とＱ４は共通のｎ−タイプのベース拡散領域６ ０を共有する。トランジスタＱ３のエミッタはｐ−タイプ拡散領域６２から構成 され、トランジスタＱ４のエミッタはｐ−タイプ拡散領域６６から構成される。

ｐ−タイプ拡散領域６２及び６６は第２図に示されるようにＶ−溝５４の両側に 拡散領域６０内で空間的に分離して形成される。トランジスタＱ３のコレクタ６ 日はＤＩタブ５０の隔離された請域５１内に共通ｎ−タイプ拡散領域６０から十 分に離れて形成されたＰ−タイプ拡散領域から構成される。同様に、トランジス タＱ４のコレクタ７０はＤＩクブ５０内の隔離されたセクション５３内に共通拡 散領域６０から十分に離れて形成されたｐ−タイプ拡散領域がら構成される。前 述のシュアルｎｐｎ構造と同様に、ＯＦＦ状の隔離はｎ−タイプ拡散領域６０を 使用して達成される。領域６０は単独であるいは関連する芝居６１と共同してＶ −溝５４と交差し、トランジスタＱ３とＱ４のコレクタ領域間の導電性チャネル をピンチオフ（狭所）する。

共通ベースｐｎｐランジスタのエミッタは通常、共通端子を共有するが、Ｖ−溝 ５４のすぐ上にかれたベース領域６０内に位置する単一のエミッタ拡散を使用す るより、Ｖ−溝５４の両側に位置された互いにワイヤーで結合された別個のエミ ッタ拡散領域６２及び６３を使用するほうが有利である。中のエミッタ構成は少 ないデバイス領域を必要とするが、第２図に示されるように本発明による形状は ｐｎｐトランジスタペアのＯＮ状態特性のよい一致を提供する。このシュアルト ランジスタ構造の略図が第３図に示される。

本発明の概念による反転隔、溝構造を使用することによる主要な利点は単一のＤ Ｉタブ内にデバイス　ペアを併合させることによる面積の節約、従って、コスト の節約である。例えば、第２図に示される上に説明のｐｎｐデバイスの形状は２ つの別個のｐｎｐトランジスタによって占拠される領域の約８７％の領域のみを 必要とする。Ｎ個のデバイス（ここでＮ＞２）が共通端子を共有すると想定する と、本発明の隔離溝構造を使用することによってＮ個のすべてのデバイスを同一 のＤＩタブ内に形成でき、さらに大きな面積及びコストの節約が達成できる。こ の−例として、第４図には１つのＤＩタブ内に併合された４個の共通ベースｐｎ ｐトランジスタの滑視図が示される。この４個のトランジスタはＤＩタブ７０の 前後に延びる第１の隔＃Ｖ−溝７２、及びＤＩタブ７０の側面から側面に延びる 第２の隔＃Ｖ　ｂｉ　７４を含むｐ−タイプ旧タブ７０内に形成される（簡素化 の目的で［１１タブ７０を含む指示基板は示されていない）。

こうして、ＤＩタブ７０は隔離■−溝７２及び７４によって４つの隔離されたセ クション、つまり、４分の１の部分に分離され、この中に実際のｐｎｐ　）ラン ジスタが形成される。第４図に示されるごとく、これらトランジスタは図示され る形状を持つ共通のｎ−タイプ　ベース拡散領域７６を共有する。ｐ−タイプ　 コレクタ拡散領域７８１−７８４が図示されるように個々の４分の１の部分内に 形成される。ｐ−タイプ　エミッタ拡散領域８０１−８０４がｎ−タイプのベー ス拡散領域７６内に含まれるが、ここで、隔ｇｌｖ−溝７２及び７４の存在がす べての拡散領域間の導電性チャネルを切断する。より一般的には、共通ベースの 拡散領域７６の導電タイプはＤＩタブ７０の導電タイプと反対であるため、デバ イスの間に完全なｐｎｔｌｒ合の分離が存在する。第４図は４個の併合されたト ランジスタの形成を示すが１本発明の教示をより多数の併合デバイスの形成に拡 張できることは勿論である。

例えば、ＤＩタブはタブの前後に延びるＸ個の溝とタブの左右に延びるＹ個の溝 を含み結果として１つのＤＩタブ内に（Ｘ＋　ｌ）Ｘ　（Ｙ＋　１）個の隔離さ れたセクションを与えることができる。この中にすべてが共通の端子を共有する 能動デバイスが形成される。

ここに示される各種のデバイスを製造するための技術は周知である。例えば、シ リコン基板から開始して、ペアの空間的に離れた表面の凹地あるいはピットが形 成される０周知のエツチング技術を使用して。

エツチングされたビットの側壁をビットの所定の深さの所でピット間の側壁が互 いに交差するまで互いに向って傾斜させる。さらにエツチングすることによって 、ピット間の壁の高さを減少させ、低いＵ形状（第１図）あるいはＶ形状（第２ 図）の峠（それぞれ５２．５４）を残し、これによってビットを分離する。

次にピットに半導体材質、例えば、シリコンを充填し、タブ（例えば５３）を形 成し、この中に各種の半導体デバイス（例えば５１及び５３）が形成される。

ＦＩＧ、１ ＦＩＧ、４ ＡＮＮＥＸ　Ｔｏ　ＤＺ　ＩＮτＥＲＮＡＴｒＯＮＡＬ　５ＥＡＲＣＨＲＥＰＯ ＲτＯＮ

Claims (3)

【特許請求の範囲】
1. １．基板１０内の共通部分（５３）内に位置された複数の能動半導体デバイス（ Ｑ１、Ｑ３）を含む誘電的に隔離された半導体デバイスにおいて、該部分（５３ ）が該基板の他の部分から誘電材質の包囲層（４９）によって電気的に隔離され 、該能動デバイスが該部分（５３）内の共通ドープされた領域（４２）を共有し 、該部分５３が該層（４３）から該共通領域（４９）に延びる隔離溝（５２）を 含むことを特徴とする電気的に隔離されたデバイス。
2. ２．請求の範囲第１項に記載のデバイスにおいて、該溝（５２）が誘電材質によ って満たされることを特徴とするデバイス。
3. ３．請求の範囲第１項に記載のデバイスにおいて、該溝が転倒したＶの形状を持 つことを特徴とするデバイス。