JPS6249718A - 波形整形装置 - Google Patents
波形整形装置Info
- Publication number
- JPS6249718A JPS6249718A JP19081085A JP19081085A JPS6249718A JP S6249718 A JPS6249718 A JP S6249718A JP 19081085 A JP19081085 A JP 19081085A JP 19081085 A JP19081085 A JP 19081085A JP S6249718 A JPS6249718 A JP S6249718A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- comparator
- output
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＣＤプレーヤの信号打抜回路等に用いられる波
形整形装置に関する。
形整形装置に関する。
従来の技術
近年、ディジタル技術の普及により、オーディオ等の民
生商品のディジタル化が進み、ディジタル回路の入口で
ある波形整形装置のＩＣ化の要求が強くなってきた。
生商品のディジタル化が進み、ディジタル回路の入口で
ある波形整形装置のＩＣ化の要求が強くなってきた。
以下、従来の波形整形装置の一例について説明する。
第３図は従来の波形整形装置の構成図、第４図はその動
作波形を示すものである。第３図において、５１は信号
入力端子、５２は入力抵抗、５３は第１の基準電圧（Ｖ
Ｒｌｌ）、５４はコンパレータ、５５．５６はペース抵
抗、５７．５８はそれぞれ上側、下側の出力トランジス
タ、６９は出力抵抗、６ｏは平滑コンデンサ、６１は第
２の基準電圧（ＶＲ１２）、６２は電圧／電流変換器で
あり、コンパレータ５４の第２の入力は入力抵抗６２を
介して入力端子６１に接続され、第１の入力端子は第１
の基準電圧６３に接続されている。コンパレータ５４の
出力は抵抗５５．５６を介してトランジスタ５７．５８
のベースへ接続されている。２つのトランジスタ５７．
５８のエミッタはそれぞれ電源、アースへ接続され、コ
レクタは１つになって抵抗５９を介してコンデンサ６０
の一端に接続されている。コンデンサ６０の他端は第２
の基準電圧８１に接続され、電圧／電流変換器６２の２
つの入力はコンデンサ６ｏの両端に、又出力はコンパレ
ータ５４の第２の入力に接続されている。
作波形を示すものである。第３図において、５１は信号
入力端子、５２は入力抵抗、５３は第１の基準電圧（Ｖ
Ｒｌｌ）、５４はコンパレータ、５５．５６はペース抵
抗、５７．５８はそれぞれ上側、下側の出力トランジス
タ、６９は出力抵抗、６ｏは平滑コンデンサ、６１は第
２の基準電圧（ＶＲ１２）、６２は電圧／電流変換器で
あり、コンパレータ５４の第２の入力は入力抵抗６２を
介して入力端子６１に接続され、第１の入力端子は第１
の基準電圧６３に接続されている。コンパレータ５４の
出力は抵抗５５．５６を介してトランジスタ５７．５８
のベースへ接続されている。２つのトランジスタ５７．
５８のエミッタはそれぞれ電源、アースへ接続され、コ
レクタは１つになって抵抗５９を介してコンデンサ６０
の一端に接続されている。コンデンサ６０の他端は第２
の基準電圧８１に接続され、電圧／電流変換器６２の２
つの入力はコンデンサ６ｏの両端に、又出力はコンパレ
ータ５４の第２の入力に接続されている。
以上の様に構成された波形整形装置について、以下にそ
の動作を説明する。信号入力端子には整形前の信号が加
わる。今、帰還電流工。＝０とすると、コンパレータ６
４の出力ｖ０は入力信号Ｖｉユが基準電圧ＶＲ１１より
大か小かによって”ｆ（”。
の動作を説明する。信号入力端子には整形前の信号が加
わる。今、帰還電流工。＝０とすると、コンパレータ６
４の出力ｖ０は入力信号Ｖｉユが基準電圧ＶＲ１１より
大か小かによって”ｆ（”。
Ｌ１となる。出力Ｖ。が”Ｈ”の区間はトランジスタ５
８がオンし、コンデンサ６０の電荷は抵抗５９を通して
放電し、ｖｏｉｄ第４図に示す様に下降する。逆に出力
ｖ０が”Ｌ″の区間はトランジスタ５７がオンする為、
コンデンサ６０は充電され、ｖｏ は上昇する。ｖ８
が第２の基準電圧６１より高いと、帰還電流１゜は”正
″となって見かけ上人力信号ｖｉｎ￥ｉ−持上げ、逆に
ｖ８が低い場合には見かけ上人力信号ｖ、ｎを下げる様
に働らく。
８がオンし、コンデンサ６０の電荷は抵抗５９を通して
放電し、ｖｏｉｄ第４図に示す様に下降する。逆に出力
ｖ０が”Ｌ″の区間はトランジスタ５７がオンする為、
コンデンサ６０は充電され、ｖｏ は上昇する。ｖ８
が第２の基準電圧６１より高いと、帰還電流１゜は”正
″となって見かけ上人力信号ｖｉｎ￥ｉ−持上げ、逆に
ｖ８が低い場合には見かけ上人力信号ｖ、ｎを下げる様
に働らく。
したがって抵抗５９．コンデンサ６０の時定数を入力信
号Ｖｉユの周期に比べて十分大きく設定すれば、コンパ
クトディスクの符号の様に、Ｈ”の区間と“Ｌ″の区間
が平均的にほぼ同じ長さになる信号に対しては、入力信
号ｖｉｎに直流、あるいは長い周期で変動するオフセッ
トが含まれていても帰還電流Ｉ。によって補正され、理
想的な電圧でコンパレータ５４が働らくイができる。
号Ｖｉユの周期に比べて十分大きく設定すれば、コンパ
クトディスクの符号の様に、Ｈ”の区間と“Ｌ″の区間
が平均的にほぼ同じ長さになる信号に対しては、入力信
号ｖｉｎに直流、あるいは長い周期で変動するオフセッ
トが含まれていても帰還電流Ｉ。によって補正され、理
想的な電圧でコンパレータ５４が働らくイができる。
発明が解決しようとする問題点
しかしながら、上記の様な構成では、Ｐｆ’ＪＰ。
ＮＰＮの２種のトランジスタを使用する為、交流的なオ
フセットを小さく抑える為にその飽和電圧。
フセットを小さく抑える為にその飽和電圧。
動作速度をそろえる事が難かしく、特に高い周波数帯で
は、通常のプロセスを使用したＩＣ化は困離であった。
は、通常のプロセスを使用したＩＣ化は困離であった。
本発明は上記問題点に鑑み、ＣＤプレーヤ等の高い周波
数帯で正しく動作し、通常のプロセスでＩＣ化できる波
形整形装置を提供するものである。
数帯で正しく動作し、通常のプロセスでＩＣ化できる波
形整形装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために、本発明の波形整形装置は
、第１の入力が第１の基準電圧に接続され、第２の入力
が抵抗を通して信号入力端子に接続された、差動出力を
待つコンパレータと、このコンパレータの差動出力によ
って電流源の電流を切換える電流スイッチと、この電流
スイッチの２つの出力と第２の基準電圧の間に接続され
た２つの抵抗と、前記電流スイッチの２つの出力間に差
動に接続されたコンデンサと、このコンデンサの両端電
圧を電流に変換する電圧／電流変換器とを具備し、前記
電圧／電流変換器の出力電流を前記コンパレータの第２
の入力へ帰還する様に構成したものである。
、第１の入力が第１の基準電圧に接続され、第２の入力
が抵抗を通して信号入力端子に接続された、差動出力を
待つコンパレータと、このコンパレータの差動出力によ
って電流源の電流を切換える電流スイッチと、この電流
スイッチの２つの出力と第２の基準電圧の間に接続され
た２つの抵抗と、前記電流スイッチの２つの出力間に差
動に接続されたコンデンサと、このコンデンサの両端電
圧を電流に変換する電圧／電流変換器とを具備し、前記
電圧／電流変換器の出力電流を前記コンパレータの第２
の入力へ帰還する様に構成したものである。
作 用
上記の様に構成する事により、フィルタ回路を一種類の
トランジスタを使い、しかも対称的に構成する手が可能
となｐ、ＣＤプレーヤの様な高い周波数帯で動作させた
場合も遅延時間等による波形のなまりや遅れも対称的に
打消す為、交流的なオフセントを小さく抑える事が可能
となるものである。
トランジスタを使い、しかも対称的に構成する手が可能
となｐ、ＣＤプレーヤの様な高い周波数帯で動作させた
場合も遅延時間等による波形のなまりや遅れも対称的に
打消す為、交流的なオフセントを小さく抑える事が可能
となるものである。
実施例
第１図は本発明の一実施例における波形整形装置構成図
であり、第２図はその動作タイミングチャートである。
であり、第２図はその動作タイミングチャートである。
第１図において、１は入力端子、２は入力抵抗、３は第
１の基準電圧、４は差動出力を持つコンパレータ、６は
電流源、６，７は差動電流スイッチを構成するトランジ
スタ、８．９は負荷抵抗、１゜はコンデンサ、１１は電
圧／電流変換器、１２゜１３は差動出力端子である。コ
ンパレータ４の第１の入力は第１の基準電圧３に、第２
の入力は抵抗２を通って、入力端子１に接続されている
。コンパレータ４の差動出力は、電流スイッチの差動入
力に接続され、電流スイッチの２つの出力は、それぞれ
負荷抵抗８．９を介して第２の基準電圧に接続されてい
る。又、コンデンす１０も電流スイッチの２つの出力に
差動に接続され、２つの出力は、′電圧／電流変換器１
１の差動入力へ接続されている。電圧／電流変換器の出
力電流は、；ンパレータ４の第２の入力へ帰還される。
１の基準電圧、４は差動出力を持つコンパレータ、６は
電流源、６，７は差動電流スイッチを構成するトランジ
スタ、８．９は負荷抵抗、１゜はコンデンサ、１１は電
圧／電流変換器、１２゜１３は差動出力端子である。コ
ンパレータ４の第１の入力は第１の基準電圧３に、第２
の入力は抵抗２を通って、入力端子１に接続されている
。コンパレータ４の差動出力は、電流スイッチの差動入
力に接続され、電流スイッチの２つの出力は、それぞれ
負荷抵抗８．９を介して第２の基準電圧に接続されてい
る。又、コンデンす１０も電流スイッチの２つの出力に
差動に接続され、２つの出力は、′電圧／電流変換器１
１の差動入力へ接続されている。電圧／電流変換器の出
力電流は、；ンパレータ４の第２の入力へ帰還される。
以上の様に構成された波形整形装置について、以下にそ
の動作を説明する０コンノくレータ４の動作は、出力が
差動になっている事を除いて、コンパレータ６４と同じ
である０人力信号ｖｉユが基準電圧ＶＲＩ ぶり高い
区間、出力ｖ０は”Ｈ″、出力ｖ０ は“Ｌ″となり１
１ が流れてコンデンサ１０をｅ方向に充電する。逆に
入力信号ｖｉｎが基準電圧ＶＲ１よシ低い区間は出力ｖ
０は”Ｌ″となって工、が流れ、コンデンサ１ｏは○方
向に充電される。この様子を第２図に示す。すなわち、
入力信号ｖｉユが基準電圧ｖＲ１より高い区間では誤差
電圧ＶＥは負方向へ変化してゆき、ＩＥも負となって見
かけ玉入力信号ｖ、ｎを下げる方向に帰還がかかる。入
力信号■ｉｎが基準電圧ＶＲ１より低い区間はその逆で
ある。したがって、抵抗８，９コンデンサ１ｏより決ま
る時定数を入力信号ｖｉユの周期と較べて十分長く設定
しておけば、先程の従来例同様、入力信号ｖｉｎに直流
もしくは、長い周期のオフセット変動が有っても、平均
的に出力ｖ０が”Ｈ″と”Ｌ”の区間が同じ時間になる
様な電圧で、コンパレータ４が動作する事になる。
の動作を説明する０コンノくレータ４の動作は、出力が
差動になっている事を除いて、コンパレータ６４と同じ
である０人力信号ｖｉユが基準電圧ＶＲＩ ぶり高い
区間、出力ｖ０は”Ｈ″、出力ｖ０ は“Ｌ″となり１
１ が流れてコンデンサ１０をｅ方向に充電する。逆に
入力信号ｖｉｎが基準電圧ＶＲ１よシ低い区間は出力ｖ
０は”Ｌ″となって工、が流れ、コンデンサ１ｏは○方
向に充電される。この様子を第２図に示す。すなわち、
入力信号ｖｉユが基準電圧ｖＲ１より高い区間では誤差
電圧ＶＥは負方向へ変化してゆき、ＩＥも負となって見
かけ玉入力信号ｖ、ｎを下げる方向に帰還がかかる。入
力信号■ｉｎが基準電圧ＶＲ１より低い区間はその逆で
ある。したがって、抵抗８，９コンデンサ１ｏより決ま
る時定数を入力信号ｖｉユの周期と較べて十分長く設定
しておけば、先程の従来例同様、入力信号ｖｉｎに直流
もしくは、長い周期のオフセット変動が有っても、平均
的に出力ｖ０が”Ｈ″と”Ｌ”の区間が同じ時間になる
様な電圧で、コンパレータ４が動作する事になる。
以上の様に、本実施例によれば、コンパレータ４の出力
を、時間平均して誤差電圧■Ｅへ変換する電流スイッチ
、時定数回路をＮＰＮトランジスタのみを使用し、しか
も対称的な構成としたから、高い周波数帯においても遅
延時間等による交流オフセットの発生を小さく抑える事
ができる。
を、時間平均して誤差電圧■Ｅへ変換する電流スイッチ
、時定数回路をＮＰＮトランジスタのみを使用し、しか
も対称的な構成としたから、高い周波数帯においても遅
延時間等による交流オフセットの発生を小さく抑える事
ができる。
発明の効果
以上の様に本発明は、第１の入力が第１の基準電圧に接
続され、第２の入力が抵抗を通して信号入力端子に接続
された、差動出力を持つコンパレータと、このコンパレ
ータの差動出力によって電流を切換える゛酸流スイッチ
と、この電流スイッチの２つの出力と第２の基準電圧と
の間に接続された２つの抵抗と、前記電流スイッチの２
つの出力間に差動に接続されたコンデンサと、このコン
デンサの両端電圧を電流に変換する電圧／を波変換器を
具備し、前記電圧／１１Ｅ流変換器の出力ＩＥ流を前記
コンパレータの第２の入力へ帰還する様に構成したから
、前記コンパレータの出力を時間平均して誤差電圧に変
換する電流スイッチと時定数回路を、１種類のトランジ
スタを使い、しかも対称的に構成する事が可能となり、
ＣＤプレーヤの様な高い周波数帯での動作においても、
動作遅延時間等も対称的に打消し、一般的なＩＣ化プロ
セスを使用して、交流オフセットの小さな波形整形装置
を構成する事ができる。
続され、第２の入力が抵抗を通して信号入力端子に接続
された、差動出力を持つコンパレータと、このコンパレ
ータの差動出力によって電流を切換える゛酸流スイッチ
と、この電流スイッチの２つの出力と第２の基準電圧と
の間に接続された２つの抵抗と、前記電流スイッチの２
つの出力間に差動に接続されたコンデンサと、このコン
デンサの両端電圧を電流に変換する電圧／を波変換器を
具備し、前記電圧／１１Ｅ流変換器の出力ＩＥ流を前記
コンパレータの第２の入力へ帰還する様に構成したから
、前記コンパレータの出力を時間平均して誤差電圧に変
換する電流スイッチと時定数回路を、１種類のトランジ
スタを使い、しかも対称的に構成する事が可能となり、
ＣＤプレーヤの様な高い周波数帯での動作においても、
動作遅延時間等も対称的に打消し、一般的なＩＣ化プロ
セスを使用して、交流オフセットの小さな波形整形装置
を構成する事ができる。
第１図は本発明の一実施例における波形整形装置の回路
構成図、第２図はその動作タイミングチャート、第３図
は従来例における波形整形装置の回路構成図、第４図は
その動作タイミングチャートである。 １・・・・・・入力端子、２・・・・・・抵抗、３・・
・・・・第１の基準電圧、４・・・・・・コンパレータ
、６・・・・・・電流源、６゜７・・・・・・トランジ
スタ、８．９・・・・・・抵抗、１ｏ・・・・・・コン
デンサ、１１・・・・・・電圧／電流変換器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
−一人力洟ト ４−一一コンハ′し−タ 第２図 Ｖε ｆＴｃへ 第３図
構成図、第２図はその動作タイミングチャート、第３図
は従来例における波形整形装置の回路構成図、第４図は
その動作タイミングチャートである。 １・・・・・・入力端子、２・・・・・・抵抗、３・・
・・・・第１の基準電圧、４・・・・・・コンパレータ
、６・・・・・・電流源、６゜７・・・・・・トランジ
スタ、８．９・・・・・・抵抗、１ｏ・・・・・・コン
デンサ、１１・・・・・・電圧／電流変換器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
−一人力洟ト ４−一一コンハ′し−タ 第２図 Ｖε ｆＴｃへ 第３図
Claims (1)
- 第１の入力が第１の基準電圧に接続され、第２の入力が
抵抗を通して信号入力端子に接続された、差動出力を持
つコンパレータと、このコンパレータの差動出力によっ
て電流源の電流を切換える電流スイッチと、この電流ス
イッチの２つの出力と第２の基準電圧の間に接続された
２つの抵抗と、前記電流スイッチの２つの出力間に差動
的に接続されたコンデンサと、このコンデンサの両端電
圧を電流に変換する電圧／電流変換器とを具備し、前記
電圧／電流変換器の出力電流を前記コンパレータの第２
の入力へ帰還する事を特徴とする波形整形装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19081085A JPS6249718A (ja) | 1985-08-29 | 1985-08-29 | 波形整形装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19081085A JPS6249718A (ja) | 1985-08-29 | 1985-08-29 | 波形整形装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6249718A true JPS6249718A (ja) | 1987-03-04 |
Family
ID=16264123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19081085A Pending JPS6249718A (ja) | 1985-08-29 | 1985-08-29 | 波形整形装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6249718A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142620A (ja) * | 1982-02-18 | 1983-08-24 | Mitsubishi Electric Corp | 波形整形回路 |
-
1985
- 1985-08-29 JP JP19081085A patent/JPS6249718A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142620A (ja) * | 1982-02-18 | 1983-08-24 | Mitsubishi Electric Corp | 波形整形回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0677035B2 (ja) | Ａｃ−ｄｃ変換回路 | |
| JPS6249718A (ja) | 波形整形装置 | |
| JP3111460B2 (ja) | 電圧／絶対値電流コンバータ回路 | |
| JP2946522B2 (ja) | 両波整流器 | |
| JPH067367Y2 (ja) | 電圧・電流発生装置 | |
| JP3180188B2 (ja) | 蓄電池充電回路および電池充電装置 | |
| JP2697424B2 (ja) | 心電図信号増幅回路 | |
| JP2699310B2 (ja) | 波形変換回路 | |
| JPH0339942Y2 (ja) | ||
| JPH02301213A (ja) | ヒステリシス付きコンパレータ | |
| JPH0846495A (ja) | チョッパ型コンパレータ | |
| JPH03153112A (ja) | バイアスシフト回路およびバイアスシフト方法 | |
| JPH03185915A (ja) | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 | |
| JP2751160B2 (ja) | ジャイレータ遅延装置 | |
| JPS62130013A (ja) | 遅延装置 | |
| JPH01321716A (ja) | 能動フイルタ | |
| JP2910207B2 (ja) | 電源装置 | |
| JPH03150921A (ja) | ヒステリシス付きコンパレータ | |
| JPS6249719A (ja) | 位相比較装置 | |
| JPS62171312A (ja) | 積分回路 | |
| JPS58224569A (ja) | 整流回路 | |
| JPS62264769A (ja) | 垂直偏向回路 | |
| JPH0327157B2 (ja) | ||
| JPH0563451A (ja) | 高周波増幅回路のバツテリーセービング方法 | |
| JPH08186738A (ja) | レベル変換回路 |