JPS62171312A

JPS62171312A - 積分回路

Info

Publication number: JPS62171312A
Application number: JP1355786A
Authority: JP
Inventors: Noriyuki Yamashita; 紀之山下
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-01-24
Filing date: 1986-01-24
Publication date: 1987-07-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、例えばビデオテープレコーダの各種ループ
フィルタ等に用いて好適な積分回路に関する。

〔発明の概要〕

この発明は、第１の差動増幅器をバッファ回路を介して
抵抗器を負荷とする第２の差動増幅器に接続し、第２の
差動増幅器の出力側と第１の差動増幅器の入力側をロー
パスフィルタで接続することにより、長時定数の積分回
路が得られるようにしたものである。

〔従来の技術〕

従来の積分回路として例えば第３図に示すようなものが
ある。すなわち、同図において、差動増幅器を構成する
一対のトランジスタ（１１，（２１が設けられ、トラン
ジスタ（１１，＋２１の負荷としてカレントミラー回路
を構成するトランジスタ（３１，（４１が設けられる。

また、トランジスタ（１１，（２１のベースは入力端子
ｆ５）、　（６）に接続され、トランジスタｆｌｙ、　
［２）のエミッタとアース間に定電流源（７）が設けら
れる。

トランジスタ（２）のコレクタはコンデンサ（８）を介
して接地されると共にバッファ回路（９）を介して出力
端子（１０）に接続されている。

入力端子（６）に対して入力端子（５）の電位が高い入
力信号が供給されるとトランジスタｉｌｌがオンし、ト
ランジスタ（２）がオフしてコンデンサ（８）は実線ａ
で示すような経路で流れる電流によって充電される。一
方、入力端子（６）に対して入力端子（５）の電位が低
い入力信号が供給されるとトランジスタ（１）がオフし
、トランジスタ（２）がオンしてコンデンサ（８）は破
線すで示すような経路で放電される。

因みに定電流源（７）を流れる電流Ｉを４０ｎＡ、コン
デンサ（８）の容量Ｃを５ｏｐｐとすると、電圧変化率
値では充放電がすぐに終り、時定数は短いと云える。

〔発明が解決しようとする問題点〕

ところで、積分回路では時定数を長くしたい場合がある
。そこで単純にはコンデンサ（８）の容量を太き（する
ことが考えられるが、Ｉｃでは大容殴のコンデンサは面
積が大きくなるので、コンデンサ（８）の容量を大きく
するにも限界がある。

また、定電流源（７）を流れる電流を小さくすれば時定
数を長くすることができるが、この定電流源（７）を流
れる電流を小さくするとリーク電流とコンバラになるの
で限界がある。すなわち、例えばトランジスタ（４）の
コレクタ側に表われるリーク電流を４ｎＡとすると、充
電のときは４４ｎへの電流が流れ、放電のときは３６ｎ
Ａの電流が流れる。一方、定電流源（７）を流れる電流
を１０ｎＡとしたときの充電のときの電流は１４ｎＡ、
放電のときの電流は６ｎＡとなる。

そこで、定電流源（７）を流れる電流が４０ｎＡのとき
と１０ｎＡのときの充電電流と放電電流の比率を比較す
ると、前者は４４／３６＝　１．２となり、後者１４／
６ζ２．３となり、後者のときはかなりの変動がある。

従って、定電流源（７）を流れる電流を小さくするにも
限界があるわけである。

この発明は斯る点に鑑みてなされたもので、コンデンサ
の容量及び定電流源を流れる電流を実質的に変えること
なく時定数を長くすることができる積分回路を提供する
ものである。

〔問題点を解決するための手段〕

この発明による積分回路は、一対のトランジスタ（１２
）　　（１３）から成る第１の差動増幅器（１１）と、
抵抗器（２３）　　（２４）を負荷とする一対のトラン
ジスタ（２１）　　（２２）から成る第２の差動増幅器
（２０）と、第１及び第２の差動増幅器（１１）　　（
２０＞を接続するバッファ回路（１９）と、第２の差動
増幅器（２０）の出力側と第１の差動増幅器（１１）の
入力端との間に設けられたローパスフィルタ（３３）と
を具備するように構成している。

〔作用〕

一対のトランジスタ（１２）　　（１３）で第１の差動
増幅器（１１）を構成し、一対のトランジスタ（２１）
（２２）で第２の差動増幅器（２０）を構成する。第１
の差動増幅器（１１）の負荷はカレントミラー回路でも
よいし、定電流源でもよく、また第２０差動増幅器（２
０）の負荷は抵抗器（２３）　　（２／ｌ）が使用され
る。第１の差動増幅器（１１）と第２の差動増幅器（２
０）の間にトランジスタ（１７）　　（１Ｂ）から成る
バッファ回路（１９）を設けると共に第１の差動増幅器
（２０）の出力側と第１の差動増幅器（１１）との間に
抵抗器（３１）とコンデンサ（３２）から成るローパス
フィルタ（３３）を設ける。斯る構成により、コンデン
サ（３２）の電位が変わっても抵抗器（３１）の両端の
電位差が一定のため、コンデンサ（３２）の電位は直線
的に変化し、理想的な充放電特性を有し、長時定数の積
分回路が得られる。

〔実施例〕

以下、この発明の一実施例を第１図及び第２図に基づい
て詳しく説明する。

第１図は本実施例の回路構成を示すもので、同図におい
て、第１の差動増幅器（１１）を構成する一対のトラン
ジスタ（１２）　、　　（１３）を設け、トランジスタ
（１２）　、　　（１３）の各コレクタは夫々トランジ
スタ（１４）　、　　（１５）のコレクターエミ・７タ
路を介して正の電源端子＋Ｖｃｃに接続され、トランジ
スタ（１２）　、　　（１３）の各エミッタは共通接続
された後定電流源（１６）を介して接地される。トラン
ジスタ（１４）　、　　（１５）のベースは共通接続さ
れ、トランジスタ（１４）のベースとコレクタは相互接
続され、トランジスタ（１４）　、　　（１５）により
いわゆるカレントミラー回路を構成し、第１の差動増幅
器（１１）の負荷として働く。勿論、この第１の差動増
幅器（１１）の負荷としては定電流源でもよい。

トランジスタ（１３）　、　　（１５）の各コレクタは
トランジスタ（１７）のベースに接続され、トランジス
タ（１７）のコレクタはトランジスタ（１８）のベース
接続され、トランジスタ（１７）のエミッタは接続点Ｐ
１に接続され、トランジスタ（１８）のエミッタは正の
電源端子＋Ｖｃｃに接続され、トランジスタ（１８）の
コレクタは接続点Ｐ１に接続される。つまり、トランジ
スタ（１７）　、　　（１Ｂ）はダーリントン接続され
、バッファ回路（１９）を構成している。

（２０）は第２の差動増幅器であって、一対のトランジ
スタ（２１）　、　　（２２）で構成されている。トラ
ンジスタ（２１）　、　　（２２）の各コレクタは夫々
負荷としての抵抗器（２３）　、　　（２４）を介して
接続点Ｐ１に接続され、トランジスタ（２１）　、　　
（２２）の各エミッタは共通接続された後定電流源（２
５）を介して接地される。また、トランジスタ（２１）
　。

（２２）の各ベースは夫々入力端子（２６）　、　　（
２７）に接続される。

トランジスタ（２１）のコレクタと抵抗器（２３）の接
続点Ｐ２がトランジスタ（１３）のベースに接続される
と共にトランジスタ（２８）のベースに接続され、トラ
ンジスタ（２８）のコレクタは正の電源端子＋Ｖｃｃに
接続され、エミッタは定電流源（２９）を介して接地さ
れると共に出力端子（３０）に接続される。トランジス
タ（２２）のコレクタと抵抗器（２４）の接続点Ｐ３が
抵抗器（３１）を介してトランジスタ（１２）のベース
に接続されると共に更にコンデンサ（３２）を介して接
地される。抵抗器（３１）とコンデンサ（３２）はロー
パスフィルタ（３３）を構成し、抵抗器（３１）とコン
デンサ（３２）の接続点をＰ４とする。

いま、−例として定電流源（１６）　、　　（２５）及
び（２９）を流れる電流を夫々４０ｎＡ、　　４μＡ及
び１０μＡとし、抵抗器（２３）　、　　（２４）及び
（３１）の値を夫々２にΩ、　２にΩ及び１瞳とする。

入力端子（２６）及び（２７）に印加される入力電圧Ｖ
ｉｎが第２図Ａに期間Ｔ３で示すようにバランスしてい
るときトランジスタ（２１）　、　　（２２）のコレク
タ側には夫々間し電流２μ八が流れ、抵抗器（２３）　
、　　（２４）の両端には夫々４ｍＶの電圧降下が生じ
る。つまり接続点Ｐ１．Ｐ２及びＰｌの電位を夫々ＶＬ
、Ｖ２及び■３とすると、第２図Ｂに示すように接続点
Ｐ１の電位■１に対して接続点Ｐ２．Ｐ３の電位Ｖ２゜
■３は夫々４ｍＶずつ低く、接続点Ｐ２．Ｐ３の電位は
同電位である。また、接続点Ｐ２の電位■２は接続点Ｐ
４の電位Ｖ４と常に同電位となるように制御される。こ
の結果入力電圧Ｖｉｎがバランスしているときは接続点
Ｐ３の電位■３と接続点Ｐ４の電位Ｖ４は同電位にある
ので、抵抗器（３１）には電流は第２図りに示すように
流れず、接続点Ｐ４の電位Ｖ４は変化しない。つまり、
出力端子（３０）に得られる出力電圧Ｖｏｕｔは第２図
Ｃに示すように変化しない。

次に入力端子（２６）及び（２７）に印加される入力電
圧Ｖｉｎが第２図Ａに期間Ｔ１で示すように正極性側に
高くなり、例えば入力端子（２６）の電位が入力端子（
２７）の電位より高くなると、トランジスタ（２１）が
オンし、トランジスタ（２２）がオフする。するとトラ
ンジスタ（２１）のコレクタ側に４μへの電流が流れ、
抵抗器（２３）の両端に８ｍＶの電圧降下が生じる。・
つまり、第２図Ｂに示すように、接続点Ｐ２の電位Ｖ２
は接続点Ｐ１の電位Ｖ＋　　（すなわら接続点Ｐ３の電
位Ｖｒ）より８ｍＶと低く、接続点Ｐ］とＰ２の間には
８ｍＶの電位差が生ずる。結局接続点Ｐ２とＰ４は常に
同電位に保持されるので接続点Ｐ３とＰ４の間に８ｍＶ
の電位差が生じ、抵抗器（３１）には第２図りに示すよ
うに８ｎＡの電流が流れ、これが充電電流として第１図
に実線ａで示すようにコンデンサ（３２）に流れ込む。

この結果、接続点Ｐ４の電位■、すなわち接続点Ｐ２の
電位■２は直線的に所定の傾きをもって上昇し、出力端
子（３０）には第２図Ｃに示すような出力電圧Ｖｏｕｔ
が得られる。

一方、入力端子（２６）及び（２７）に印加される入力
電圧Ｖｉｎが第２図Ａに期間Ｔ２で示すように負極性側
に高くなり、例えば入力端子（２６）の電位が入力端子
（２７）の電位より低くなると、トランジスタ（２１）
がオフし、トランジスタ（２２）がオンする。すると、
トランジスタ（２２）のコレクタ側には４μへの電流が
流れ、抵抗器（２４）の両端に８ｍＶの電圧降下が生じ
る。つまり、第２図Ｂに示すように接続点Ｐ３の電位ｖ
３は接続点Ｐ１の電位Ｖｌ　　（すなわち接続点Ｐ２の
電位Ｖ２）より８ｍＶと低く、接続点Ｐ２とＰ３の間に
は８ｍＶの電位差が生じる。結局接続点Ｐ４とＰ３の間
に８ｍＶの電位差が生じ、抵抗器（３１）には第２図り
に示すように一８ｎＡの電流が流れ、これが放電電流と
して第１図に破線すで示すようにコンデンサ（３２）よ
り放出する。この結果接続点Ｐ４の電位Ｖ４すなわち接
続点Ｐ２の電位■２は直線的に所定の傾きをもって降下
し、出力端子（３０）は第２図Ｃに示すような出力電圧
が得られる。

・つまりコンデンサ（３２）はこの場合±８ｎＡの電流
で充放電される。このときの電圧変化率−ｔはコンデンサ（３２）の容量をＣ３充放電流を■とに比
し、勾配が１１５となり時定数は５倍長くなったことに
なる。なお、第３図のコンデンサ（８）に相当するコン
デンサ（３２）の容量と第３図の定電流源（７）に相当
する定電流源（１６）の電流の値は第３図のものと変っ
ていないことに注目されたい。

また、接続点Ｐ４の電位■→が変ってもこれに追従して
接続点Ｐ３の電位ｖ３は変化して抵抗器（３１）の両端
の電位差が一定となるため、接続点Ｐ４の電位■４すな
わち出力電圧Ｖｏｕｔは直線的に変化し、この結果理想
的な充放電特性をもった積分回路が得られる。

このようにして本実施例では長い時定数を有し且つ理想
的な充放電特性をもった積分回路が得られる。

〔発明の効果〕

上述の如くこの発明によれば、ローパスフィルタの前後
に入力電圧に応して電圧シフト量が正負に変化できる回
路を設けたので、長時定数で理想的な充放電特性をもっ
た積分回路を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す接続図、第２図は第
１図の動作説明に供するための線図、第３図は従来回路
の一例を示す接続図である。（１１）は第１の差動増幅器、（１２）　、　　（１３
）　。（２１）　、　　（２２）はトランジスタ、（１９）は
バッファｌ路、（２０）は第２の差動増幅器、（２３）
　。（２４）は抵抗器、（３３）はローパスフィルタである
。

Claims

【特許請求の範囲】一対のトランジスタから成る第１の差動増幅器と、抵抗器を負荷とする一対のトランジスタから成る第２の
差動増幅器と、上記第１及び第２の差動増幅器を接続するバッファ回路
と、上記第２の差動増幅器の出力側と上記第１の差動増幅器
の入力側との間に設けられたローパスフィルタとを具備
して成る積分回路。