JPS62171312A - 積分回路 - Google Patents
積分回路Info
- Publication number
- JPS62171312A JPS62171312A JP1355786A JP1355786A JPS62171312A JP S62171312 A JPS62171312 A JP S62171312A JP 1355786 A JP1355786 A JP 1355786A JP 1355786 A JP1355786 A JP 1355786A JP S62171312 A JPS62171312 A JP S62171312A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- potential
- capacitor
- transistors
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 title abstract 3
- 239000003990 capacitor Substances 0.000 abstract description 24
- 238000007599 discharging Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばビデオテープレコーダの各種ループ
フィルタ等に用いて好適な積分回路に関する。
フィルタ等に用いて好適な積分回路に関する。
この発明は、第1の差動増幅器をバッファ回路を介して
抵抗器を負荷とする第2の差動増幅器に接続し、第2の
差動増幅器の出力側と第1の差動増幅器の入力側をロー
パスフィルタで接続することにより、長時定数の積分回
路が得られるようにしたものである。
抵抗器を負荷とする第2の差動増幅器に接続し、第2の
差動増幅器の出力側と第1の差動増幅器の入力側をロー
パスフィルタで接続することにより、長時定数の積分回
路が得られるようにしたものである。
従来の積分回路として例えば第3図に示すようなものが
ある。すなわち、同図において、差動増幅器を構成する
一対のトランジスタ(11,(21が設けられ、トラン
ジスタ(11,+21の負荷としてカレントミラー回路
を構成するトランジスタ(31,(41が設けられる。
ある。すなわち、同図において、差動増幅器を構成する
一対のトランジスタ(11,(21が設けられ、トラン
ジスタ(11,+21の負荷としてカレントミラー回路
を構成するトランジスタ(31,(41が設けられる。
また、トランジスタ(11,(21のベースは入力端子
f5)、 (6)に接続され、トランジスタfly、
[2)のエミッタとアース間に定電流源(7)が設けら
れる。
f5)、 (6)に接続され、トランジスタfly、
[2)のエミッタとアース間に定電流源(7)が設けら
れる。
トランジスタ(2)のコレクタはコンデンサ(8)を介
して接地されると共にバッファ回路(9)を介して出力
端子(10)に接続されている。
して接地されると共にバッファ回路(9)を介して出力
端子(10)に接続されている。
入力端子(6)に対して入力端子(5)の電位が高い入
力信号が供給されるとトランジスタillがオンし、ト
ランジスタ(2)がオフしてコンデンサ(8)は実線a
で示すような経路で流れる電流によって充電される。一
方、入力端子(6)に対して入力端子(5)の電位が低
い入力信号が供給されるとトランジスタ(1)がオフし
、トランジスタ(2)がオンしてコンデンサ(8)は破
線すで示すような経路で放電される。
力信号が供給されるとトランジスタillがオンし、ト
ランジスタ(2)がオフしてコンデンサ(8)は実線a
で示すような経路で流れる電流によって充電される。一
方、入力端子(6)に対して入力端子(5)の電位が低
い入力信号が供給されるとトランジスタ(1)がオフし
、トランジスタ(2)がオンしてコンデンサ(8)は破
線すで示すような経路で放電される。
因みに定電流源(7)を流れる電流Iを40nA、コン
デンサ(8)の容量Cを5oppとすると、電圧変化率
値では充放電がすぐに終り、時定数は短いと云える。
デンサ(8)の容量Cを5oppとすると、電圧変化率
値では充放電がすぐに終り、時定数は短いと云える。
ところで、積分回路では時定数を長くしたい場合がある
。そこで単純にはコンデンサ(8)の容量を太き(する
ことが考えられるが、Icでは大容殴のコンデンサは面
積が大きくなるので、コンデンサ(8)の容量を大きく
するにも限界がある。
。そこで単純にはコンデンサ(8)の容量を太き(する
ことが考えられるが、Icでは大容殴のコンデンサは面
積が大きくなるので、コンデンサ(8)の容量を大きく
するにも限界がある。
また、定電流源(7)を流れる電流を小さくすれば時定
数を長くすることができるが、この定電流源(7)を流
れる電流を小さくするとリーク電流とコンバラになるの
で限界がある。すなわち、例えばトランジスタ(4)の
コレクタ側に表われるリーク電流を4nAとすると、充
電のときは44nへの電流が流れ、放電のときは36n
Aの電流が流れる。一方、定電流源(7)を流れる電流
を10nAとしたときの充電のときの電流は14nA、
放電のときの電流は6nAとなる。
数を長くすることができるが、この定電流源(7)を流
れる電流を小さくするとリーク電流とコンバラになるの
で限界がある。すなわち、例えばトランジスタ(4)の
コレクタ側に表われるリーク電流を4nAとすると、充
電のときは44nへの電流が流れ、放電のときは36n
Aの電流が流れる。一方、定電流源(7)を流れる電流
を10nAとしたときの充電のときの電流は14nA、
放電のときの電流は6nAとなる。
そこで、定電流源(7)を流れる電流が40nAのとき
と10nAのときの充電電流と放電電流の比率を比較す
ると、前者は44/36= 1.2となり、後者14/
6ζ2.3となり、後者のときはかなりの変動がある。
と10nAのときの充電電流と放電電流の比率を比較す
ると、前者は44/36= 1.2となり、後者14/
6ζ2.3となり、後者のときはかなりの変動がある。
従って、定電流源(7)を流れる電流を小さくするにも
限界があるわけである。
限界があるわけである。
この発明は斯る点に鑑みてなされたもので、コンデンサ
の容量及び定電流源を流れる電流を実質的に変えること
なく時定数を長くすることができる積分回路を提供する
ものである。
の容量及び定電流源を流れる電流を実質的に変えること
なく時定数を長くすることができる積分回路を提供する
ものである。
この発明による積分回路は、一対のトランジスタ(12
) (13)から成る第1の差動増幅器(11)と、
抵抗器(23) (24)を負荷とする一対のトラン
ジスタ(21) (22)から成る第2の差動増幅器
(20)と、第1及び第2の差動増幅器(11) (
20>を接続するバッファ回路(19)と、第2の差動
増幅器(20)の出力側と第1の差動増幅器(11)の
入力端との間に設けられたローパスフィルタ(33)と
を具備するように構成している。
) (13)から成る第1の差動増幅器(11)と、
抵抗器(23) (24)を負荷とする一対のトラン
ジスタ(21) (22)から成る第2の差動増幅器
(20)と、第1及び第2の差動増幅器(11) (
20>を接続するバッファ回路(19)と、第2の差動
増幅器(20)の出力側と第1の差動増幅器(11)の
入力端との間に設けられたローパスフィルタ(33)と
を具備するように構成している。
一対のトランジスタ(12) (13)で第1の差動
増幅器(11)を構成し、一対のトランジスタ(21)
(22)で第2の差動増幅器(20)を構成する。第1
の差動増幅器(11)の負荷はカレントミラー回路でも
よいし、定電流源でもよく、また第20差動増幅器(2
0)の負荷は抵抗器(23) (2/l)が使用され
る。第1の差動増幅器(11)と第2の差動増幅器(2
0)の間にトランジスタ(17) (1B)から成る
バッファ回路(19)を設けると共に第1の差動増幅器
(20)の出力側と第1の差動増幅器(11)との間に
抵抗器(31)とコンデンサ(32)から成るローパス
フィルタ(33)を設ける。斯る構成により、コンデン
サ(32)の電位が変わっても抵抗器(31)の両端の
電位差が一定のため、コンデンサ(32)の電位は直線
的に変化し、理想的な充放電特性を有し、長時定数の積
分回路が得られる。
増幅器(11)を構成し、一対のトランジスタ(21)
(22)で第2の差動増幅器(20)を構成する。第1
の差動増幅器(11)の負荷はカレントミラー回路でも
よいし、定電流源でもよく、また第20差動増幅器(2
0)の負荷は抵抗器(23) (2/l)が使用され
る。第1の差動増幅器(11)と第2の差動増幅器(2
0)の間にトランジスタ(17) (1B)から成る
バッファ回路(19)を設けると共に第1の差動増幅器
(20)の出力側と第1の差動増幅器(11)との間に
抵抗器(31)とコンデンサ(32)から成るローパス
フィルタ(33)を設ける。斯る構成により、コンデン
サ(32)の電位が変わっても抵抗器(31)の両端の
電位差が一定のため、コンデンサ(32)の電位は直線
的に変化し、理想的な充放電特性を有し、長時定数の積
分回路が得られる。
以下、この発明の一実施例を第1図及び第2図に基づい
て詳しく説明する。
て詳しく説明する。
第1図は本実施例の回路構成を示すもので、同図におい
て、第1の差動増幅器(11)を構成する一対のトラン
ジスタ(12) 、 (13)を設け、トランジスタ
(12) 、 (13)の各コレクタは夫々トランジ
スタ(14) 、 (15)のコレクターエミ・7タ
路を介して正の電源端子+Vccに接続され、トランジ
スタ(12) 、 (13)の各エミッタは共通接続
された後定電流源(16)を介して接地される。トラン
ジスタ(14) 、 (15)のベースは共通接続さ
れ、トランジスタ(14)のベースとコレクタは相互接
続され、トランジスタ(14) 、 (15)により
いわゆるカレントミラー回路を構成し、第1の差動増幅
器(11)の負荷として働く。勿論、この第1の差動増
幅器(11)の負荷としては定電流源でもよい。
て、第1の差動増幅器(11)を構成する一対のトラン
ジスタ(12) 、 (13)を設け、トランジスタ
(12) 、 (13)の各コレクタは夫々トランジ
スタ(14) 、 (15)のコレクターエミ・7タ
路を介して正の電源端子+Vccに接続され、トランジ
スタ(12) 、 (13)の各エミッタは共通接続
された後定電流源(16)を介して接地される。トラン
ジスタ(14) 、 (15)のベースは共通接続さ
れ、トランジスタ(14)のベースとコレクタは相互接
続され、トランジスタ(14) 、 (15)により
いわゆるカレントミラー回路を構成し、第1の差動増幅
器(11)の負荷として働く。勿論、この第1の差動増
幅器(11)の負荷としては定電流源でもよい。
トランジスタ(13) 、 (15)の各コレクタは
トランジスタ(17)のベースに接続され、トランジス
タ(17)のコレクタはトランジスタ(18)のベース
接続され、トランジスタ(17)のエミッタは接続点P
1に接続され、トランジスタ(18)のエミッタは正の
電源端子+Vccに接続され、トランジスタ(18)の
コレクタは接続点P1に接続される。つまり、トランジ
スタ(17) 、 (1B)はダーリントン接続され
、バッファ回路(19)を構成している。
トランジスタ(17)のベースに接続され、トランジス
タ(17)のコレクタはトランジスタ(18)のベース
接続され、トランジスタ(17)のエミッタは接続点P
1に接続され、トランジスタ(18)のエミッタは正の
電源端子+Vccに接続され、トランジスタ(18)の
コレクタは接続点P1に接続される。つまり、トランジ
スタ(17) 、 (1B)はダーリントン接続され
、バッファ回路(19)を構成している。
(20)は第2の差動増幅器であって、一対のトランジ
スタ(21) 、 (22)で構成されている。トラ
ンジスタ(21) 、 (22)の各コレクタは夫々
負荷としての抵抗器(23) 、 (24)を介して
接続点P1に接続され、トランジスタ(21) 、
(22)の各エミッタは共通接続された後定電流源(2
5)を介して接地される。また、トランジスタ(21)
。
スタ(21) 、 (22)で構成されている。トラ
ンジスタ(21) 、 (22)の各コレクタは夫々
負荷としての抵抗器(23) 、 (24)を介して
接続点P1に接続され、トランジスタ(21) 、
(22)の各エミッタは共通接続された後定電流源(2
5)を介して接地される。また、トランジスタ(21)
。
(22)の各ベースは夫々入力端子(26) 、 (
27)に接続される。
27)に接続される。
トランジスタ(21)のコレクタと抵抗器(23)の接
続点P2がトランジスタ(13)のベースに接続される
と共にトランジスタ(28)のベースに接続され、トラ
ンジスタ(28)のコレクタは正の電源端子+Vccに
接続され、エミッタは定電流源(29)を介して接地さ
れると共に出力端子(30)に接続される。トランジス
タ(22)のコレクタと抵抗器(24)の接続点P3が
抵抗器(31)を介してトランジスタ(12)のベース
に接続されると共に更にコンデンサ(32)を介して接
地される。抵抗器(31)とコンデンサ(32)はロー
パスフィルタ(33)を構成し、抵抗器(31)とコン
デンサ(32)の接続点をP4とする。
続点P2がトランジスタ(13)のベースに接続される
と共にトランジスタ(28)のベースに接続され、トラ
ンジスタ(28)のコレクタは正の電源端子+Vccに
接続され、エミッタは定電流源(29)を介して接地さ
れると共に出力端子(30)に接続される。トランジス
タ(22)のコレクタと抵抗器(24)の接続点P3が
抵抗器(31)を介してトランジスタ(12)のベース
に接続されると共に更にコンデンサ(32)を介して接
地される。抵抗器(31)とコンデンサ(32)はロー
パスフィルタ(33)を構成し、抵抗器(31)とコン
デンサ(32)の接続点をP4とする。
いま、−例として定電流源(16) 、 (25)及
び(29)を流れる電流を夫々40nA、 4μA及
び10μAとし、抵抗器(23) 、 (24)及び
(31)の値を夫々2にΩ、 2にΩ及び1瞳とする。
び(29)を流れる電流を夫々40nA、 4μA及
び10μAとし、抵抗器(23) 、 (24)及び
(31)の値を夫々2にΩ、 2にΩ及び1瞳とする。
入力端子(26)及び(27)に印加される入力電圧V
inが第2図Aに期間T3で示すようにバランスしてい
るときトランジスタ(21) 、 (22)のコレク
タ側には夫々間し電流2μ八が流れ、抵抗器(23)
、 (24)の両端には夫々4mVの電圧降下が生じ
る。つまり接続点P1.P2及びPlの電位を夫々VL
、V2及び■3とすると、第2図Bに示すように接続点
P1の電位■1に対して接続点P2.P3の電位V2゜
■3は夫々4mVずつ低く、接続点P2.P3の電位は
同電位である。また、接続点P2の電位■2は接続点P
4の電位V4と常に同電位となるように制御される。こ
の結果入力電圧Vinがバランスしているときは接続点
P3の電位■3と接続点P4の電位V4は同電位にある
ので、抵抗器(31)には電流は第2図りに示すように
流れず、接続点P4の電位V4は変化しない。つまり、
出力端子(30)に得られる出力電圧Voutは第2図
Cに示すように変化しない。
inが第2図Aに期間T3で示すようにバランスしてい
るときトランジスタ(21) 、 (22)のコレク
タ側には夫々間し電流2μ八が流れ、抵抗器(23)
、 (24)の両端には夫々4mVの電圧降下が生じ
る。つまり接続点P1.P2及びPlの電位を夫々VL
、V2及び■3とすると、第2図Bに示すように接続点
P1の電位■1に対して接続点P2.P3の電位V2゜
■3は夫々4mVずつ低く、接続点P2.P3の電位は
同電位である。また、接続点P2の電位■2は接続点P
4の電位V4と常に同電位となるように制御される。こ
の結果入力電圧Vinがバランスしているときは接続点
P3の電位■3と接続点P4の電位V4は同電位にある
ので、抵抗器(31)には電流は第2図りに示すように
流れず、接続点P4の電位V4は変化しない。つまり、
出力端子(30)に得られる出力電圧Voutは第2図
Cに示すように変化しない。
次に入力端子(26)及び(27)に印加される入力電
圧Vinが第2図Aに期間T1で示すように正極性側に
高くなり、例えば入力端子(26)の電位が入力端子(
27)の電位より高くなると、トランジスタ(21)が
オンし、トランジスタ(22)がオフする。するとトラ
ンジスタ(21)のコレクタ側に4μへの電流が流れ、
抵抗器(23)の両端に8mVの電圧降下が生じる。・
つまり、第2図Bに示すように、接続点P2の電位V2
は接続点P1の電位V+ (すなわら接続点P3の電
位Vr)より8mVと低く、接続点P]とP2の間には
8mVの電位差が生ずる。結局接続点P2とP4は常に
同電位に保持されるので接続点P3とP4の間に8mV
の電位差が生じ、抵抗器(31)には第2図りに示すよ
うに8nAの電流が流れ、これが充電電流として第1図
に実線aで示すようにコンデンサ(32)に流れ込む。
圧Vinが第2図Aに期間T1で示すように正極性側に
高くなり、例えば入力端子(26)の電位が入力端子(
27)の電位より高くなると、トランジスタ(21)が
オンし、トランジスタ(22)がオフする。するとトラ
ンジスタ(21)のコレクタ側に4μへの電流が流れ、
抵抗器(23)の両端に8mVの電圧降下が生じる。・
つまり、第2図Bに示すように、接続点P2の電位V2
は接続点P1の電位V+ (すなわら接続点P3の電
位Vr)より8mVと低く、接続点P]とP2の間には
8mVの電位差が生ずる。結局接続点P2とP4は常に
同電位に保持されるので接続点P3とP4の間に8mV
の電位差が生じ、抵抗器(31)には第2図りに示すよ
うに8nAの電流が流れ、これが充電電流として第1図
に実線aで示すようにコンデンサ(32)に流れ込む。
この結果、接続点P4の電位■、すなわち接続点P2の
電位■2は直線的に所定の傾きをもって上昇し、出力端
子(30)には第2図Cに示すような出力電圧Vout
が得られる。
電位■2は直線的に所定の傾きをもって上昇し、出力端
子(30)には第2図Cに示すような出力電圧Vout
が得られる。
一方、入力端子(26)及び(27)に印加される入力
電圧Vinが第2図Aに期間T2で示すように負極性側
に高くなり、例えば入力端子(26)の電位が入力端子
(27)の電位より低くなると、トランジスタ(21)
がオフし、トランジスタ(22)がオンする。すると、
トランジスタ(22)のコレクタ側には4μへの電流が
流れ、抵抗器(24)の両端に8mVの電圧降下が生じ
る。つまり、第2図Bに示すように接続点P3の電位v
3は接続点P1の電位Vl (すなわち接続点P2の
電位V2)より8mVと低く、接続点P2とP3の間に
は8mVの電位差が生じる。結局接続点P4とP3の間
に8mVの電位差が生じ、抵抗器(31)には第2図り
に示すように一8nAの電流が流れ、これが放電電流と
して第1図に破線すで示すようにコンデンサ(32)よ
り放出する。この結果接続点P4の電位V4すなわち接
続点P2の電位■2は直線的に所定の傾きをもって降下
し、出力端子(30)は第2図Cに示すような出力電圧
が得られる。
電圧Vinが第2図Aに期間T2で示すように負極性側
に高くなり、例えば入力端子(26)の電位が入力端子
(27)の電位より低くなると、トランジスタ(21)
がオフし、トランジスタ(22)がオンする。すると、
トランジスタ(22)のコレクタ側には4μへの電流が
流れ、抵抗器(24)の両端に8mVの電圧降下が生じ
る。つまり、第2図Bに示すように接続点P3の電位v
3は接続点P1の電位Vl (すなわち接続点P2の
電位V2)より8mVと低く、接続点P2とP3の間に
は8mVの電位差が生じる。結局接続点P4とP3の間
に8mVの電位差が生じ、抵抗器(31)には第2図り
に示すように一8nAの電流が流れ、これが放電電流と
して第1図に破線すで示すようにコンデンサ(32)よ
り放出する。この結果接続点P4の電位V4すなわち接
続点P2の電位■2は直線的に所定の傾きをもって降下
し、出力端子(30)は第2図Cに示すような出力電圧
が得られる。
・つまりコンデンサ(32)はこの場合±8nAの電流
で充放電される。このときの電圧変化率−t はコンデンサ(32)の容量をC3充放電流を■とに比
し、勾配が115となり時定数は5倍長くなったことに
なる。なお、第3図のコンデンサ(8)に相当するコン
デンサ(32)の容量と第3図の定電流源(7)に相当
する定電流源(16)の電流の値は第3図のものと変っ
ていないことに注目されたい。
で充放電される。このときの電圧変化率−t はコンデンサ(32)の容量をC3充放電流を■とに比
し、勾配が115となり時定数は5倍長くなったことに
なる。なお、第3図のコンデンサ(8)に相当するコン
デンサ(32)の容量と第3図の定電流源(7)に相当
する定電流源(16)の電流の値は第3図のものと変っ
ていないことに注目されたい。
また、接続点P4の電位■→が変ってもこれに追従して
接続点P3の電位v3は変化して抵抗器(31)の両端
の電位差が一定となるため、接続点P4の電位■4すな
わち出力電圧Voutは直線的に変化し、この結果理想
的な充放電特性をもった積分回路が得られる。
接続点P3の電位v3は変化して抵抗器(31)の両端
の電位差が一定となるため、接続点P4の電位■4すな
わち出力電圧Voutは直線的に変化し、この結果理想
的な充放電特性をもった積分回路が得られる。
このようにして本実施例では長い時定数を有し且つ理想
的な充放電特性をもった積分回路が得られる。
的な充放電特性をもった積分回路が得られる。
上述の如くこの発明によれば、ローパスフィルタの前後
に入力電圧に応して電圧シフト量が正負に変化できる回
路を設けたので、長時定数で理想的な充放電特性をもっ
た積分回路を得ることができる。
に入力電圧に応して電圧シフト量が正負に変化できる回
路を設けたので、長時定数で理想的な充放電特性をもっ
た積分回路を得ることができる。
第1図はこの発明の一実施例を示す接続図、第2図は第
1図の動作説明に供するための線図、第3図は従来回路
の一例を示す接続図である。 (11)は第1の差動増幅器、(12) 、 (13
) 。 (21) 、 (22)はトランジスタ、(19)は
バッファl路、(20)は第2の差動増幅器、(23)
。 (24)は抵抗器、(33)はローパスフィルタである
。
1図の動作説明に供するための線図、第3図は従来回路
の一例を示す接続図である。 (11)は第1の差動増幅器、(12) 、 (13
) 。 (21) 、 (22)はトランジスタ、(19)は
バッファl路、(20)は第2の差動増幅器、(23)
。 (24)は抵抗器、(33)はローパスフィルタである
。
Claims (1)
- 【特許請求の範囲】 一対のトランジスタから成る第1の差動増幅器と、 抵抗器を負荷とする一対のトランジスタから成る第2の
差動増幅器と、 上記第1及び第2の差動増幅器を接続するバッファ回路
と、 上記第2の差動増幅器の出力側と上記第1の差動増幅器
の入力側との間に設けられたローパスフィルタとを具備
して成る積分回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1355786A JPS62171312A (ja) | 1986-01-24 | 1986-01-24 | 積分回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1355786A JPS62171312A (ja) | 1986-01-24 | 1986-01-24 | 積分回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62171312A true JPS62171312A (ja) | 1987-07-28 |
Family
ID=11836478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1355786A Pending JPS62171312A (ja) | 1986-01-24 | 1986-01-24 | 積分回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62171312A (ja) |
-
1986
- 1986-01-24 JP JP1355786A patent/JPS62171312A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0442492B1 (en) | Active filter | |
JPS5922433A (ja) | 温度補償用回路 | |
JPS62171312A (ja) | 積分回路 | |
NL9002154A (nl) | Companderende stroom-modus transconductor-c integrator. | |
JP3036756B2 (ja) | 発振回路 | |
KR20000013815A (ko) | 적분기 입력회로 | |
JPH01268302A (ja) | 増幅回路 | |
JPH0336110Y2 (ja) | ||
JPH03121614A (ja) | 発振回路 | |
JP2853485B2 (ja) | 電圧電流変換回路 | |
JPS61105917A (ja) | 低電圧用バツフア回路 | |
JPH0156566B2 (ja) | ||
JPS59110211A (ja) | 利得制御回路 | |
JPS6358491B2 (ja) | ||
JPH07106872A (ja) | 高スルーレート演算増幅器 | |
JPS63294113A (ja) | ヒステリシスコンパレ−タ | |
JPH0154884B2 (ja) | ||
JPH0551208B2 (ja) | ||
JPH01200708A (ja) | 差動増幅装置 | |
JPS58201176A (ja) | 加算・減算回路 | |
JPH03214912A (ja) | 自動利得制御回路 | |
JPS60126773A (ja) | 容量増倍形積分器 | |
JPH04304012A (ja) | フイルタ回路 | |
JPS6322150B2 (ja) | ||
JPS63131708A (ja) | クリツプ回路 |