JPS6249453A - 疑似障害発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、疑似障害発生回路に関し、特に情報処理装置
における疑似障害発生回路に関する。

〔従来の技術〕

従来データとかアドレスといった複数の本数からなる信
号線のチェック回路は信号の本数が多いためエラー検出
回路１つでは全信号分チェックしきれないため数本ずつ
に１つエラー検出回路を設けてチェックしこれらの出力
を論理和をとってエラー報告を行なっている。そしてこ
れらのエラー検出回路をチェックする疑似障害発生回路
は複数あるエラー検出回路のうち１つに代表させてエラ
ー強制発生信号を送り、エラー報告されることを確認し
てエラー検出回路群の正常性をチェックするか又は複数
あるエラー検出回路にすべてエラー強制発生信号を送り
エラーが検出されることを確認してエラー検出回路群の
正常性をチェックするようになっていた。

〔発明が解決しようとする問題点〕

上述した従来の疑似障害発生回路は複数あるエラー検出
回路のうち１つに代表させてエラー強制発生信号を送り
エラーが検出されることを確認してエラー検出回路群の
正常性をチェックする場合はエラー強制発生信号を送ら
ずチェックしないエラー検出回路があるため、複数のエ
ラー検出回路すべてが正常であるかは本当にはチェック
できないという欠点がある。

また、複数あるエラー検出回路にすべてエラー強制発生
信号を送りエラーが検出されることを確認してエラー検
出回路群の正常性をチェックする場合は、エラー報告が
複数のエラー検出回路の論理和になっているのでエラー
検出回路の一つでもエラーになるとエラー報告がされて
しまうためすべてのエラー検出回路の正常性をチェック
するには各エラー検出回路でエラーをおこすのを別々に
しなければならない。よってエラー強制発生信号をエラ
ー検出回路の数だけ各々独立に必要になってしまうし、
同時にチェックすることができないという欠点がある。

〔問題点を解決するだめの手段〕

本発明の疑似障害発生回路は、データ信号群とパリティ
信号とを入力し、更にパリティエラー強制発生信号を入
力し得る複数のエラー検出回路と、該エラー検出回路の
出力信号の論理和をとるＯＲ回路と前記エラー検出回路
の出力信号の論理積をとるＡ、　Ｎ　Ｄ回路と、ＯＲ回
路とＡＮＤ回路のいずれかの出力信号を選択する選択回
路とを含み、エラー検出回路群のチェックを行う時はパ
リティエラー強制発生信号をエラー検出回路に供給する
と共にＡＮＤ回路の出力信号を選択し、前記エラー検出
回路群へのデータ信号等のチェックを行う時はＯＲ回路
の出力信号を選択しエラー報告とするものである。

〔実施例〕

次に本発明の一実施例について図面を参照して説明する
。

図面は本発明の一実施例を示す。図面において、本実施
例はデータ信号群を４つにわけてバリティチェクを行な
うエラー検出回路群′１′〜４を有している。

このエラー検出回路１〜４はパリティチェック回路等で
構成され、データ信号群１０，２０．３０９４０とそれ
ぞれの信号群に付与されるパリティ信号１１，２１，３
１．４１とパリティエラー強制発生信号とが供給され、
パリティエラーがあるとパリティエラー信号１２．２２
，３２．４２をＯＲ回路５およびＡＮＤ回路６に出力す
るように構成されている。ＯＲ回路５はパリティエラー
信号１２．２２，３２．４２のいずれかが入力されると
選択回路７ヘ工ラー信号５０を出力し、ＡＮ　Ｄ回路６
は、パリティエラー信号１２．２２゜３２．４２ｔべて
が入力されると選択回路７へ強制エラー信号６０を出力
するように構成されている、選択回路７はパリティエラ
ー強制発生信号８０が正の時は強制エラー信号６０をエ
ラー報告７０として出力し、負の時は、エラー信号５０
をエラー報告７０として出力するように構成されている
。

次にこの実施例の動作について説明する。通常、パリテ
ィチェック回路１，２，３．４はそれ自信のチェックを
行なわず、データ信号群等のチェックを行う場合にパリ
ティエラー強制発生信号８０が供給されず、データ信号
群１０．２０．３０゜４０とそれぞれの信号群に付与さ
れるパリティ信号１１，２１．３１．４１のパリティチ
ェックを行なう。それでいずれかのパリティチェック回
路でエラーが検出されるとＯＲ回路５は出力信号を送出
する。選択回路７ではパリティエラー強制発生信号８０
が供給されないので、ＯＲ回路５を選択し、その信号を
エラー報告７０として出力する。

パリティチェック回路１．２．３．４はそれ自信のチェ
ックを行なう場合に、パリティエラー強制発生信号８０
が供給されるため、パリティチェック回路１，２．３．
４自身がこわれてなければすべてエラーを検出してパリ
ティエラー信号１２゜２２．３２．４２をＡＮＤ回路６
に出力する。ＡＮＤ回路６はパリティエラー信号１２，
２２．３２．４２がすべて正の時のみ強制エラー信号６
０を選択回路７に供給する。選択回路７はセレン１へ信
号であるパリティエラー強制発生信号８０が供給される
ためＡＮＤ回路６の強制エラー信号６０が選ばれてエラ
ー報告７０として出力される。

よって本実施例はパリティチェック回路が１つでもこわ
れていてエラーを検出しないとエラー報告７０が出力さ
れないためパリティチェック回路１゜２．３．４自身の
正常性をすべてチェックすることを可能とし、パリティ
エラー強制発生信号もパリティチェック回路すべてに共
通に１ビツトだけ設けてやるだけで同時にすべてチェッ
クすることを可能とする。

〔発明の効果〕

以上説明したように本発明は、複数のチェック回路の出
力をチェック回路の正常性をみる時だけ論理積をとるこ
とにより、すべてのチェック回路自身のチェックを簡単
に、また同時に行うことができる効果がある。

【図面の簡単な説明】

図面は本発明の一実施例を示す図面である。

Claims (1)

【特許請求の範囲】
1. データ信号群とパリティ信号とを入力し、更にパリティ
   エラー強制発生信号を入力し得る複数のエラー検出回路
   と、該エラー検出回路の出力信号の論理和をとるＯＲ回
   路と、前記エラー検出回路の出力信号の論理積をとるＡ
   ＮＤ回路と、ＯＲ回路とＡＮＤ回路のいずれかの出力信
   号を選択する選択回路とを含み、エラー検出回路群のチ
   ェックを行う時はパリティエラー強制発生信号をエラー
   検出回路に供給すると共にＡＮＤ回路の出力信号を選択
   し、前記エラー検出回路群へのデータ信号等のチェック
   を行う時はＯＲ回路の出力信号を選択し、エラー報告す
   るようにしたことを特徴とする疑似障害発生回路。