JPS63247854A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS63247854A JPS63247854A JP62081022A JP8102287A JPS63247854A JP S63247854 A JPS63247854 A JP S63247854A JP 62081022 A JP62081022 A JP 62081022A JP 8102287 A JP8102287 A JP 8102287A JP S63247854 A JPS63247854 A JP S63247854A
- Authority
- JP
- Japan
- Prior art keywords
- error
- storage
- memory
- circuit
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012423 maintenance Methods 0.000 abstract description 10
- 238000001514 detection method Methods 0.000 abstract 1
- 230000010365 information processing Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- AGJBKFAPBKOEGA-UHFFFAOYSA-M 2-methoxyethylmercury(1+);acetate Chemical compound COCC[Hg]OC(C)=O AGJBKFAPBKOEGA-UHFFFAOYSA-M 0.000 description 1
- VJTAZCKMHINUKO-UHFFFAOYSA-M chloro(2-methoxyethyl)mercury Chemical compound [Cl-].COCC[Hg+] VJTAZCKMHINUKO-UHFFFAOYSA-M 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に係わり、特に情報の記憶を行
う記憶装置に関する。
う記憶装置に関する。
従来、この種の記憶装置、特に小型、超小型システムの
記憶装置では、装置の構成部品の制約等からエラー処理
、診断系の機能がかなり貧弱であり、はとんどないに等
しい状態であった。
記憶装置では、装置の構成部品の制約等からエラー処理
、診断系の機能がかなり貧弱であり、はとんどないに等
しい状態であった。
上述した従来の小型、超小型システム用の記憶装置は、
エラーが発生した場合、詳細なエラー情報を保持する手
段を持たない。従ってシステムは故障部分を指摘したり
することができず、エラーを起こした時のアドレス（番
地）とエラーの存在とをコンソール等にメツセージで出
力するのが精一杯の状態であった。
エラーが発生した場合、詳細なエラー情報を保持する手
段を持たない。従ってシステムは故障部分を指摘したり
することができず、エラーを起こした時のアドレス（番
地）とエラーの存在とをコンソール等にメツセージで出
力するのが精一杯の状態であった。
このようなシステムの場合、エラーが発生したとき、エ
ラーメツセージを出力する等のために、いわゆるエラー
処理動作に移るが、この動作中に再びエラーが発生する
と、ストールしてしまい、エラーアドレス等のメツセー
ジの出力を行うことが不可能になって故障部分の特定が
不可能となる。
ラーメツセージを出力する等のために、いわゆるエラー
処理動作に移るが、この動作中に再びエラーが発生する
と、ストールしてしまい、エラーアドレス等のメツセー
ジの出力を行うことが不可能になって故障部分の特定が
不可能となる。
メツセージが出力されても、エラーアドレスが表示され
ない場合も同様である。すなわち、記憶装置が物理的に
分離された複数の記憶部（保守交換単位であることが普
通）から成り立っている場合、各記憶部には、通常故障
率の高い記憶素子が多数含まれており、記憶装置の故障
に占める記憶部の割合は一般にはかなり高いのが普通で
ある。従って、記憶装置が故障したとき、どの記憶部が
故障したかを特定することは非常に重要な意味を持つが
、これが不可能になるという欠点がある。
ない場合も同様である。すなわち、記憶装置が物理的に
分離された複数の記憶部（保守交換単位であることが普
通）から成り立っている場合、各記憶部には、通常故障
率の高い記憶素子が多数含まれており、記憶装置の故障
に占める記憶部の割合は一般にはかなり高いのが普通で
ある。従って、記憶装置が故障したとき、どの記憶部が
故障したかを特定することは非常に重要な意味を持つが
、これが不可能になるという欠点がある。
そこで、本発明の目的は、情報処理システムの障害発生
時に、各々物理的に分離された複数の記憶部のうちの故
障に係る記憶部を正確にかつ迅速に特定することができ
るようにした記憶装置を提供することにある。
時に、各々物理的に分離された複数の記憶部のうちの故
障に係る記憶部を正確にかつ迅速に特定することができ
るようにした記憶装置を提供することにある。
本発明は、１つの記憶制御部と各々が物理的に分離して
いる複数の記憶部とからなる記憶装置において、（ｉ）
記憶制御部は記憶サイクルの実行の際、検出したエラー
情報を前記複数の記憶部のそれぞれに送信すべく構成さ
れると共に、（１１）各記憶部は記憶制御部から送信さ
れた記憶部選択信号とエラー情報の−、致をとる一致回
路と一致回路からの一致情報を保持する回路と保持回路
の出力に基づきエラー情報を行うための表示素子を備え
るものである。
いる複数の記憶部とからなる記憶装置において、（ｉ）
記憶制御部は記憶サイクルの実行の際、検出したエラー
情報を前記複数の記憶部のそれぞれに送信すべく構成さ
れると共に、（１１）各記憶部は記憶制御部から送信さ
れた記憶部選択信号とエラー情報の−、致をとる一致回
路と一致回路からの一致情報を保持する回路と保持回路
の出力に基づきエラー情報を行うための表示素子を備え
るものである。
従って、保守交換単位である各記憶部では、記憶制御部
から送信された記憶部選択信号と同じく記憶制御部から
のエラー情報との一致如何を一致回路にて判定し、−数
回路により一致情報（エラー信号）が出力されると、こ
れが保持回路にて保持され、表示素子にて表示される。
から送信された記憶部選択信号と同じく記憶制御部から
のエラー情報との一致如何を一致回路にて判定し、−数
回路により一致情報（エラー信号）が出力されると、こ
れが保持回路にて保持され、表示素子にて表示される。
よって、情報処理システムに障害が発生すると、エラー
表示されている表示素子により、故障に係る記憶部の特
定を正確に、かつ迅速に行うことができ、保守作業の効
率化を図ることができる。
表示されている表示素子により、故障に係る記憶部の特
定を正確に、かつ迅速に行うことができ、保守作業の効
率化を図ることができる。
次に本発明について図面を参照して説明する。
第１図は本発明による記憶装置の一実施例を示す要部ブ
ロック図である。
ロック図である。
同図において、記憶装置（ＭＭＵ）３００は、記憶制御
部（ＭＥＭＣ）１００と記憶部（ＭＥＭ）２００．２１
０．２２０．２３０から構成されている。これらは物理
的に分離されていて、その一つ一つがいわゆる保守交換
単位（ＯＲＵ）になっている。記憶制御部１００にはア
ドレス信号線１０１、エラー信号線１０２等が接続され
ている。
部（ＭＥＭＣ）１００と記憶部（ＭＥＭ）２００．２１
０．２２０．２３０から構成されている。これらは物理
的に分離されていて、その一つ一つがいわゆる保守交換
単位（ＯＲＵ）になっている。記憶制御部１００にはア
ドレス信号線１０１、エラー信号線１０２等が接続され
ている。
記憶制御部１００は、アドレス線１０１からのアドレス
信号を入力し、デコードした後、第１番目の記憶部ａ
（ＭＥＭａ）を活性化する記憶部ａ選択信号１０３、同
様に第２番目の記憶部ｂ（ＭＥＭｂ）を活性化する記憶
部す選択信号１０４、第３番目の記憶部ｃ （ＭＥＭｃ
）を活性化する記憶部Ｃ選択信号１０５、第４番目の記
憶部ｄ（ＭＥＭｄ）を活性化する記憶部ｄ選択信号１０
６を出力するデコード（ＤＥＣ）１０９と、記憶部２０
０．２１０．２２０．２３０からの読み出し情報線１０
８から読み出し情報を入力し、エラーの有無をチェック
してその結果を出力するエラーチェック回路（ＦＣＣ）
１１０から構成される。
信号を入力し、デコードした後、第１番目の記憶部ａ
（ＭＥＭａ）を活性化する記憶部ａ選択信号１０３、同
様に第２番目の記憶部ｂ（ＭＥＭｂ）を活性化する記憶
部す選択信号１０４、第３番目の記憶部ｃ （ＭＥＭｃ
）を活性化する記憶部Ｃ選択信号１０５、第４番目の記
憶部ｄ（ＭＥＭｄ）を活性化する記憶部ｄ選択信号１０
６を出力するデコード（ＤＥＣ）１０９と、記憶部２０
０．２１０．２２０．２３０からの読み出し情報線１０
８から読み出し情報を入力し、エラーの有無をチェック
してその結果を出力するエラーチェック回路（ＦＣＣ）
１１０から構成される。
記憶部２００は、記憶制御部１００から転送される記憶
部ａ１０３と記憶制御部１００のエラーチェック回路１
１０の出力であるエラー信号１０７の一致をとる一致回
路２０１と、その−数回路２０１の出力情報を一旦保持
するエラー保持回路（ＥＩＦ）２０４と、前記したシス
テム情報を表示する表示素子２０２と記憶素子（ＭＯＳ
）２０３から構成される。記憶部ｂ２１０、記憶部Ｃ２
２０、記憶部ｄ２３０も記憶部ａ２００と同一構成であ
り、記憶部選択信号のみが異なる。すなわち、−数回路
２１１．２２１．２３１は一致回路２０１と、表示素子
２１２．２２２．２３２は表示素子２０２と、記憶素子
２１３．２２３．２３３は記憶素子２０３と、エラー保
持回路２１４．２２４．２３４はエラー保持回路２０４
と各々対応し機能も全く同一である。
部ａ１０３と記憶制御部１００のエラーチェック回路１
１０の出力であるエラー信号１０７の一致をとる一致回
路２０１と、その−数回路２０１の出力情報を一旦保持
するエラー保持回路（ＥＩＦ）２０４と、前記したシス
テム情報を表示する表示素子２０２と記憶素子（ＭＯＳ
）２０３から構成される。記憶部ｂ２１０、記憶部Ｃ２
２０、記憶部ｄ２３０も記憶部ａ２００と同一構成であ
り、記憶部選択信号のみが異なる。すなわち、−数回路
２１１．２２１．２３１は一致回路２０１と、表示素子
２１２．２２２．２３２は表示素子２０２と、記憶素子
２１３．２２３．２３３は記憶素子２０３と、エラー保
持回路２１４．２２４．２３４はエラー保持回路２０４
と各々対応し機能も全く同一である。
次にこの記憶装置の動作を説明する。
今、もし記憶部ａ２００が記憶サイクル中にエラーを発
生したと仮定する。この場合、記憶素子２０３から読み
出されたデータは読み出し情報線１０８を介して記憶制
御部１００のエラーチェック回路１１０に送られる。エ
ラーチェック回路１１０ではエラーの検出が行われる。
生したと仮定する。この場合、記憶素子２０３から読み
出されたデータは読み出し情報線１０８を介して記憶制
御部１００のエラーチェック回路１１０に送られる。エ
ラーチェック回路１１０ではエラーの検出が行われる。
エラーチェック回路１１０の出力は他装置（図示せず）
と各記憶ＦｆＶ）２００．２１０．２２０．２３０に転
送される。記憶部ａ２００では、一致回路２０１でエラ
ー信号１０７と記憶部ａ選択信号１０３の一致がとられ
、エラー信号となり、エラー保持回路２０４に保持され
、これが表示素子２０２で表示され、記憶部２００のエ
ラー発生が表示される。このとき、表示素子２１２．２
２２．２３２ではエラー発生が表示されない。これは一
致回路２１１．２２１．２３１の出力としてエラー信号
が得られないからである。
と各記憶ＦｆＶ）２００．２１０．２２０．２３０に転
送される。記憶部ａ２００では、一致回路２０１でエラ
ー信号１０７と記憶部ａ選択信号１０３の一致がとられ
、エラー信号となり、エラー保持回路２０４に保持され
、これが表示素子２０２で表示され、記憶部２００のエ
ラー発生が表示される。このとき、表示素子２１２．２
２２．２３２ではエラー発生が表示されない。これは一
致回路２１１．２２１．２３１の出力としてエラー信号
が得られないからである。
以上の説明で判るように、表示素子２０２．２１２．２
２２．２３２のうちで、エラーが表示されていると、情
報処理システム上で不具合（障害）が発生したときエラ
ー表示に係る表示素子をチェックすることにより、記憶
部２００．２１０．２２０．２３０のうちどの記憶部が
エラーを発生したかが正確に、かつ迅速に判り、デコー
ドの特定に役立つことになる。よって保守作業の効率化
（ＭＴＴＲの短縮化）を図ることができる。
２２．２３２のうちで、エラーが表示されていると、情
報処理システム上で不具合（障害）が発生したときエラ
ー表示に係る表示素子をチェックすることにより、記憶
部２００．２１０．２２０．２３０のうちどの記憶部が
エラーを発生したかが正確に、かつ迅速に判り、デコー
ドの特定に役立つことになる。よって保守作業の効率化
（ＭＴＴＲの短縮化）を図ることができる。
なお、一般には、エラーはパリティエラー、１ビツトエ
ラー、訂正不可能エラー等が選択でき、表示素子として
は発光ダイオード等が選択される。
ラー、訂正不可能エラー等が選択でき、表示素子として
は発光ダイオード等が選択される。
第１図では、エラーの種別を一種類としているが、複数
の場合も同様に実施可能である。
の場合も同様に実施可能である。
上述したように本発明を用いれば、保守交換単位である
各記憶部にエラー保持回路および表示素子を有し、該当
する表示素子にエラー表示が行われるので、情報処理シ
ステムの障害発生時、故障に係る記憶部の特定を正確に
、かつ迅速に行うことができ、保守作業の効率化を図る
ことができるなどの効果を奏する。
各記憶部にエラー保持回路および表示素子を有し、該当
する表示素子にエラー表示が行われるので、情報処理シ
ステムの障害発生時、故障に係る記憶部の特定を正確に
、かつ迅速に行うことができ、保守作業の効率化を図る
ことができるなどの効果を奏する。
第１図は本発明による記憶装置の一実施例を示す要部ブ
ロック図である。 １００・・・・・・記憶制御部、 １０９・・・・・・デコード、 １１０・・・・・・エラーチェック回路、２００．２１
０．２２０．２３０・・・・・・記憶部、２０１．２１
１．２２１．２３１・・・・・・一致回路、２０２．２
１２．２２２．２３２・・・・・・表示素子、２０３．
２１３．２２３．２３３・・・・・・記憶素子、２０４
、２１４、２２４、２３４ ・・・・・・エラー保持回路。 出 願 人 日本電気株式会社 代 理 人
ロック図である。 １００・・・・・・記憶制御部、 １０９・・・・・・デコード、 １１０・・・・・・エラーチェック回路、２００．２１
０．２２０．２３０・・・・・・記憶部、２０１．２１
１．２２１．２３１・・・・・・一致回路、２０２．２
１２．２２２．２３２・・・・・・表示素子、２０３．
２１３．２２３．２３３・・・・・・記憶素子、２０４
、２１４、２２４、２３４ ・・・・・・エラー保持回路。 出 願 人 日本電気株式会社 代 理 人
Claims (1)
- １つの記憶制御部と各々が物理的に分離している複数の
記憶部とからなる記憶装置において、前記記憶制御部は
記憶サイクルの実行の際、検出したエラー情報を前記複
数の記憶部のそれぞれに送信すべく構成されると共に、
前記各記憶部は前記記憶制御部から送信された記憶部選
択信号と前記エラー情報の一致をとる一致回路とこの一
致回路からの一致情報を保持する回路とこの保持回路の
出力に基づきエラー情報を行うための表示素子とを具備
することを特徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081022A JPS63247854A (ja) | 1987-04-03 | 1987-04-03 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081022A JPS63247854A (ja) | 1987-04-03 | 1987-04-03 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63247854A true JPS63247854A (ja) | 1988-10-14 |
Family
ID=13734855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62081022A Pending JPS63247854A (ja) | 1987-04-03 | 1987-04-03 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63247854A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200417A (ja) * | 1993-12-29 | 1995-08-04 | Nec Corp | メモリエラー検出装置 |
-
1987
- 1987-04-03 JP JP62081022A patent/JPS63247854A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200417A (ja) * | 1993-12-29 | 1995-08-04 | Nec Corp | メモリエラー検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4541094A (en) | Self-checking computer circuitry | |
| US3917933A (en) | Error logging in LSI memory storage units using FIFO memory of LSI shift registers | |
| US6266740B1 (en) | Device sequencing and placement protection using a digital signature | |
| US6442726B1 (en) | Error recognition in a storage system | |
| US5177747A (en) | Personal computer memory bank parity error indicator | |
| JPS63247854A (ja) | 記憶装置 | |
| JPH10312340A (ja) | 半導体記憶装置におけるエラー検出，訂正方式 | |
| EP0423933B1 (en) | Personal computer memory bank parity error indicator | |
| KR0152726B1 (ko) | 다중 시스템에서 액티브/스탠바이 방식의 이중화 및 절체를 위한 시스템 및 방법 | |
| JPH113293A (ja) | 計算機システム | |
| JPH01106247A (ja) | メモリカード | |
| JPH04120938A (ja) | アドレス・コントロール・メモリの自己診断回路 | |
| JPH0259946A (ja) | メモリ装置 | |
| JPS6373437A (ja) | パリテイ回路検査方式 | |
| JPH07121393A (ja) | 情報処理装置と情報処理方法 | |
| JPH04287256A (ja) | 出力バッファ障害検出方式 | |
| JPH06324894A (ja) | 計算機の誤り訂正回路 | |
| JPH04219845A (ja) | 情報処理装置 | |
| JPH02171845A (ja) | バス方式 | |
| JPS63261436A (ja) | パリテイエラ−リカバリ方式 | |
| JPS6339065A (ja) | デ−タ転送装置 | |
| JPH02183839A (ja) | 情報処理装置の診断方式 | |
| JPS63153655A (ja) | メモリアクセス制御方式 | |
| JPH02181245A (ja) | 記憶装置 | |
| JPH04280352A (ja) | 並列計算機 |