JPS6243409Y2 - - Google Patents
Info
- Publication number
- JPS6243409Y2 JPS6243409Y2 JP1983012502U JP1250283U JPS6243409Y2 JP S6243409 Y2 JPS6243409 Y2 JP S6243409Y2 JP 1983012502 U JP1983012502 U JP 1983012502U JP 1250283 U JP1250283 U JP 1250283U JP S6243409 Y2 JPS6243409 Y2 JP S6243409Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- flip
- flop
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 2
- 238000003708 edge detection Methods 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
- Information Transfer Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【考案の詳細な説明】
〔技術分野〕
本考案は、外部からの入力信号の変化を検出す
るとともにハンドシエイク機能をも有するデータ
入力回路に関するものである。
るとともにハンドシエイク機能をも有するデータ
入力回路に関するものである。
第１図は従来のこの種データ入力回路の一例を
示し、同図中Ａは変化検出用回路部、Ｂはハンド
シエイク用回路部、Ｃは切替用回路部である。変
化検出用回路部Ａ及びハンドシエイク用回路部Ｂ
においては、その入力部にノイズ除去回路６を付
加した構成となつており、ノイズ除去回路６は、
２段のＤフリツプフロツプ１，２及びノアゲート
３，４、RSフリツプフロツプ５で構成されてい
る。変化検出用回路部Ａにおいて、RSフリツプ
フロツプ５の出力はＤフリツプフロツプ７及び排
他的オア回路８よりなる変化検出回路９に入力さ
れ、各Ｄフリツプフロツプ７のCK端子及びアン
ドゲート３，４には切替用回路部Ｃのオアゲート
１１から出力される第１のクロツクが入力され
る。またハンドシエイク用回路部Ｂにおいて、
RSフリツプフロツプ５の出力はＤフリツプフロ
ツプ１２とノアゲート１３とよりなる立下り検出
用のハンドシエイク検出回路１４に入力され、各
Ｄフリツプフロツプ１，２，１２のCK端子及び
ノアゲート３，４には切替用回路部Ｃのアンドゲ
ート１５から出力される第２のクロツクが入力さ
れ、ハンドシエイク検出回路１４のノアゲート１
３の出力は、Ｄ端子に変化検出用回路部ＡのRS
フリツプフロツプ５出力を入力するハンドシエイ
ク用ラツチ１６のCK端子に入力され、このハン
ドシエイク用ラツチ１６のＱ出力をハンドシエイ
クデータ出力としてある。切替用回路部Ｃは前述
のオアゲート１１、アンドゲート１５の他、アン
ドゲート１６、インバータ１７を有して構成さ
れ、切替端子１８を“Ｈ”としたときアンドゲー
ト１５が開かれてこのアンドゲート１５から直接
及びオアゲート１１を介して変化検出用回路部Ａ
及びハンドシエイク用回路部Ｂに端子１９から入
力されるハンドシエイク用クロツク信号が供給さ
れる。次に切替端子１８を“Ｌ”にすると、今度
はアンドゲート１６が開き、オアゲート１１を介
して変化検出用回路部Ａに端子２０から入力され
る変化検出用クロツク信号が供給される。かくて
この第１図従来例回路にあつては、切替端子１８
を“Ｌ”にしたとき変化検出機能状態となり、デ
ータ入力端子２１に入力したデータ入力のノイズ
分をノイズ除去回路６で除去した後、変化検出回
路９で入力信号の変化を検出し、変化検出信号を
変化検出出力端子２２に得る。次に切替端子１８
を“Ｈ”にするとハンドシエイク機能状態にな
り、ハンドシエイク用回路部Ｂにおいて端子２３
に入力したハンドシエイク用ストローブ信号の立
下りを検出し、この検出信号であるノアゲート１
３の出力をハンドシエイク用ラツチ１６のCK端
子に入力することによりそのＤ端子入力をラツチ
し、端子２４にハンドシエイクデータを出力する
ことになるものである。
示し、同図中Ａは変化検出用回路部、Ｂはハンド
シエイク用回路部、Ｃは切替用回路部である。変
化検出用回路部Ａ及びハンドシエイク用回路部Ｂ
においては、その入力部にノイズ除去回路６を付
加した構成となつており、ノイズ除去回路６は、
２段のＤフリツプフロツプ１，２及びノアゲート
３，４、RSフリツプフロツプ５で構成されてい
る。変化検出用回路部Ａにおいて、RSフリツプ
フロツプ５の出力はＤフリツプフロツプ７及び排
他的オア回路８よりなる変化検出回路９に入力さ
れ、各Ｄフリツプフロツプ７のCK端子及びアン
ドゲート３，４には切替用回路部Ｃのオアゲート
１１から出力される第１のクロツクが入力され
る。またハンドシエイク用回路部Ｂにおいて、
RSフリツプフロツプ５の出力はＤフリツプフロ
ツプ１２とノアゲート１３とよりなる立下り検出
用のハンドシエイク検出回路１４に入力され、各
Ｄフリツプフロツプ１，２，１２のCK端子及び
ノアゲート３，４には切替用回路部Ｃのアンドゲ
ート１５から出力される第２のクロツクが入力さ
れ、ハンドシエイク検出回路１４のノアゲート１
３の出力は、Ｄ端子に変化検出用回路部ＡのRS
フリツプフロツプ５出力を入力するハンドシエイ
ク用ラツチ１６のCK端子に入力され、このハン
ドシエイク用ラツチ１６のＱ出力をハンドシエイ
クデータ出力としてある。切替用回路部Ｃは前述
のオアゲート１１、アンドゲート１５の他、アン
ドゲート１６、インバータ１７を有して構成さ
れ、切替端子１８を“Ｈ”としたときアンドゲー
ト１５が開かれてこのアンドゲート１５から直接
及びオアゲート１１を介して変化検出用回路部Ａ
及びハンドシエイク用回路部Ｂに端子１９から入
力されるハンドシエイク用クロツク信号が供給さ
れる。次に切替端子１８を“Ｌ”にすると、今度
はアンドゲート１６が開き、オアゲート１１を介
して変化検出用回路部Ａに端子２０から入力され
る変化検出用クロツク信号が供給される。かくて
この第１図従来例回路にあつては、切替端子１８
を“Ｌ”にしたとき変化検出機能状態となり、デ
ータ入力端子２１に入力したデータ入力のノイズ
分をノイズ除去回路６で除去した後、変化検出回
路９で入力信号の変化を検出し、変化検出信号を
変化検出出力端子２２に得る。次に切替端子１８
を“Ｈ”にするとハンドシエイク機能状態にな
り、ハンドシエイク用回路部Ｂにおいて端子２３
に入力したハンドシエイク用ストローブ信号の立
下りを検出し、この検出信号であるノアゲート１
３の出力をハンドシエイク用ラツチ１６のCK端
子に入力することによりそのＤ端子入力をラツチ
し、端子２４にハンドシエイクデータを出力する
ことになるものである。
ところが上述のような従来例回路にあつては、
変化検出回路９のＤフリツプフロツプ７とは別に
Ｄフリツプフロツプよりなるハンドシエイク用ラ
ツチ１６を設けているため、例えば第１図の回路
を８個並列にして８入力の回路を構成したような
場合、この部分だけで16個のＤフリツプフロツプ
を設ける必要が生じる等、多入力の装置になれば
なるほど回路構成が複雑化し、コスト高の原因に
なる問題があつた。
変化検出回路９のＤフリツプフロツプ７とは別に
Ｄフリツプフロツプよりなるハンドシエイク用ラ
ツチ１６を設けているため、例えば第１図の回路
を８個並列にして８入力の回路を構成したような
場合、この部分だけで16個のＤフリツプフロツプ
を設ける必要が生じる等、多入力の装置になれば
なるほど回路構成が複雑化し、コスト高の原因に
なる問題があつた。
本考案は変化検出回路のＤフリツプフロツプと
ハンドシエイク用ラツチとを共用することにより
必要なＤフリツプフロツプの個数を削減しコスト
の低減を図つたデータ入力回路を提供することを
目的とするものである。
ハンドシエイク用ラツチとを共用することにより
必要なＤフリツプフロツプの個数を削減しコスト
の低減を図つたデータ入力回路を提供することを
目的とするものである。
（実施例）
第２図は本考案の実施例回路を示し、前述の第
１図従来例回路に比べて、変化検出回路９のＤフ
リツプフロツプ７のCK端子にアンド回路２５を
介してオアゲート１１の出力を入力するととも
に、ハンドシエイク検出回路１４の出力によりセ
ツトされ端子２６からの処理完了パルスによりリ
セツトされるRSフリツプフロツプ２７を設け、
このRSフリツプフロツプ２７の出力を上記ア
ンド回路２５の他方の入力端に入力して構成され
ており、Ｄフリツプフロツプ７のＱ出力をハンド
シエイクデータ出力用の端子２４に接続してあ
る。
１図従来例回路に比べて、変化検出回路９のＤフ
リツプフロツプ７のCK端子にアンド回路２５を
介してオアゲート１１の出力を入力するととも
に、ハンドシエイク検出回路１４の出力によりセ
ツトされ端子２６からの処理完了パルスによりリ
セツトされるRSフリツプフロツプ２７を設け、
このRSフリツプフロツプ２７の出力を上記ア
ンド回路２５の他方の入力端に入力して構成され
ており、Ｄフリツプフロツプ７のＱ出力をハンド
シエイクデータ出力用の端子２４に接続してあ
る。
（動作）
しかして第２図実施例回路においては、今切替
端子１８への入力を“Ｌ”にして変化検出状態に
設定すると、ハンドシエイク用回路部Ｂへのハン
ドシエイク用のクロツクの入力がなくなる。この
ためハンドシエイク検出回路１４からの出力がな
くてRSフリツプフロツプ２７はリセツトされた
ままであり、アンド回路２５は開状態になり、変
化検出用のクロツクがＤフリツプフロツプ７の
CK端子に入力され、前記第１図従来例と同様に
して変化検出による出力動作が行なわれる。次に
切替端子１８への入力を“Ｈ”にしてハンドシエ
イク状態に設定すると、変化検出用回路部Ａのノ
イズ除去回路６及びハンドシエイク用回路部Ｂに
ハンドシエイク用のクロツクが供給される。この
状態でハンドシエイク用回路部Ｂはハンドシエイ
ク用のストローブ信号の立下りが検出されない限
りノアゲート１３は出力を生じず、従つてRSフ
リツプフロツプ２７はリセツトされたままであ
り、アンド回路２５は開状態に維持され、Ｄフリ
ツプフロツプ７のCK端子にも上記クロツクが入
力され続けることになる。このためＤフリツプフ
ロツプ７の出力は、ノイズ除去後の信号入力状態
に対応するものである。ここでハンドシエイク用
のストローブ信号を“Ｈ”から“Ｌ”に変化させ
ると、RSフリツプフロツプ２７がセツトされて
アンド回路２５が閉じられ、変化検出用回路部Ａ
のＤフリツプフロツプ７へのクロツク入力がなく
なり、このＤフリツプフロツプ７の出力はこの時
点で固定され、入力データがラツチされたことに
なる。この後、データの処理後に端子２６から処
理完了パルスを入力すると、上記RSフリツプフ
ロツプ２７がセツトされて初期状態に戻り、次の
入力を待つことになる。
端子１８への入力を“Ｌ”にして変化検出状態に
設定すると、ハンドシエイク用回路部Ｂへのハン
ドシエイク用のクロツクの入力がなくなる。この
ためハンドシエイク検出回路１４からの出力がな
くてRSフリツプフロツプ２７はリセツトされた
ままであり、アンド回路２５は開状態になり、変
化検出用のクロツクがＤフリツプフロツプ７の
CK端子に入力され、前記第１図従来例と同様に
して変化検出による出力動作が行なわれる。次に
切替端子１８への入力を“Ｈ”にしてハンドシエ
イク状態に設定すると、変化検出用回路部Ａのノ
イズ除去回路６及びハンドシエイク用回路部Ｂに
ハンドシエイク用のクロツクが供給される。この
状態でハンドシエイク用回路部Ｂはハンドシエイ
ク用のストローブ信号の立下りが検出されない限
りノアゲート１３は出力を生じず、従つてRSフ
リツプフロツプ２７はリセツトされたままであ
り、アンド回路２５は開状態に維持され、Ｄフリ
ツプフロツプ７のCK端子にも上記クロツクが入
力され続けることになる。このためＤフリツプフ
ロツプ７の出力は、ノイズ除去後の信号入力状態
に対応するものである。ここでハンドシエイク用
のストローブ信号を“Ｈ”から“Ｌ”に変化させ
ると、RSフリツプフロツプ２７がセツトされて
アンド回路２５が閉じられ、変化検出用回路部Ａ
のＤフリツプフロツプ７へのクロツク入力がなく
なり、このＤフリツプフロツプ７の出力はこの時
点で固定され、入力データがラツチされたことに
なる。この後、データの処理後に端子２６から処
理完了パルスを入力すると、上記RSフリツプフ
ロツプ２７がセツトされて初期状態に戻り、次の
入力を待つことになる。
本考案は上述のように構成したものであるか
ら、必要なＤフリツプフロツプの個数を２個から
１個に減らし、回路構成の簡略化を図ることがで
きたものであつて、たしかに本考案においては、
RSフリツプフロツプとアンド回路とが付加され
ているものであるが、この付加回路は多入力回路
の場合にも１個設けるだけで良く、反面Ｄフリツ
プフロツプの回路は夫々の入力データ端子に対応
して必要であるため、例えば８入力の回路を構成
した場合には従来例に対して８個のＤフリツプフ
ロツプを削減して各１個のRSフリツプフロツプ
とアンド回路とを付加するだけで良く、大巾な回
路構成の簡略化が得られ、またIC化を考えた場
合にＤフリツプフロツプはかなり多くの素子から
なつているため、この点からも回路構成の簡略化
が得られたことが明らかになつているものであ
り、上記の８入力の例の場合で13％程度の素子数
の削減ができるようになつたものである。
ら、必要なＤフリツプフロツプの個数を２個から
１個に減らし、回路構成の簡略化を図ることがで
きたものであつて、たしかに本考案においては、
RSフリツプフロツプとアンド回路とが付加され
ているものであるが、この付加回路は多入力回路
の場合にも１個設けるだけで良く、反面Ｄフリツ
プフロツプの回路は夫々の入力データ端子に対応
して必要であるため、例えば８入力の回路を構成
した場合には従来例に対して８個のＤフリツプフ
ロツプを削減して各１個のRSフリツプフロツプ
とアンド回路とを付加するだけで良く、大巾な回
路構成の簡略化が得られ、またIC化を考えた場
合にＤフリツプフロツプはかなり多くの素子から
なつているため、この点からも回路構成の簡略化
が得られたことが明らかになつているものであ
り、上記の８入力の例の場合で13％程度の素子数
の削減ができるようになつたものである。
第１図は従来例の回路図、第２図は本考案実施
例の回路図であり、７はＤフリツプフロツプ、８
は排他的オア回路、９は変化検出回路、２７は
RSフリツプフロツプである。
例の回路図であり、７はＤフリツプフロツプ、８
は排他的オア回路、９は変化検出回路、２７は
RSフリツプフロツプである。
Claims (1)
- 入力信号をＤ端子に入力するとともにCK端子
に変化検出用クロツク信号を入力するようにした
Ｄフリツプフロツプと、上記入力信号を一方の入
力とし上記ＤフリツプフロツプのＱ出力を他方の
入力とした排他的オア回路とにより変化検出回路
を形成し、ハンドシエイク用のストローブ信号に
よりセツトされるRSフリツプフロツプの出力
で制御されるアンド回路を介して上記Ｄフリツプ
フロツプのCK端子に変化検出用のクロツクを入
力し、排他的オア回路出力を変化検出信号出力と
するとともにＤフリツプフロツプのＱ出力をハン
ドシエイクデータ出力として成ることを特徴とす
るデータ入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1250283U JPS59118036U (ja) | 1983-01-31 | 1983-01-31 | デ−タ入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1250283U JPS59118036U (ja) | 1983-01-31 | 1983-01-31 | デ−タ入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59118036U JPS59118036U (ja) | 1984-08-09 |
| JPS6243409Y2 true JPS6243409Y2 (ja) | 1987-11-11 |
Family
ID=30143904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1250283U Granted JPS59118036U (ja) | 1983-01-31 | 1983-01-31 | デ−タ入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59118036U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240262A (en) * | 1975-09-27 | 1977-03-29 | Kobe Steel Ltd | Clamping method and device of a bolt |
-
1983
- 1983-01-31 JP JP1250283U patent/JPS59118036U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240262A (en) * | 1975-09-27 | 1977-03-29 | Kobe Steel Ltd | Clamping method and device of a bolt |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59118036U (ja) | 1984-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6243409Y2 (ja) | ||
| US6301188B1 (en) | Method and apparatus for registering free flow information | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| JPH03122895A (ja) | 同期式半導体記憶装置 | |
| JPS6256598B2 (ja) | ||
| JPH0641391Y2 (ja) | 論理回路 | |
| JP2797355B2 (ja) | Ｄ形フリップフロップ回路 | |
| JPS63830B2 (ja) | ||
| JP2658327B2 (ja) | 論理回路 | |
| JPH01135224A (ja) | ラッチ回路 | |
| JPH0369212A (ja) | プログラマブル・カウンタ回路 | |
| JPS597973B2 (ja) | デ−タ処理装置 | |
| JPH04148385A (ja) | マイクロコンピュータセル | |
| JPH06201794A (ja) | 半導体装置のテスト回路 | |
| JPH05313796A (ja) | インターフェース回路 | |
| JPH05250891A (ja) | シフトレジスタ回路 | |
| JPH02236896A (ja) | メモリ回路 | |
| JPH041826A (ja) | 割込制御回路 | |
| JPH0216050B2 (ja) | ||
| JPH03255714A (ja) | リセット機能付きラッチ回路 | |
| JPS6340410A (ja) | 信号制御回路 | |
| JPH0257732B2 (ja) | ||
| JPH01108625U (ja) | ||
| JPH0145670B2 (ja) | ||
| JPH02123813A (ja) | チャタリング除去回路 |