JPS6243275B2 - - Google Patents
Info
- Publication number
- JPS6243275B2 JPS6243275B2 JP55001838A JP183880A JPS6243275B2 JP S6243275 B2 JPS6243275 B2 JP S6243275B2 JP 55001838 A JP55001838 A JP 55001838A JP 183880 A JP183880 A JP 183880A JP S6243275 B2 JPS6243275 B2 JP S6243275B2
- Authority
- JP
- Japan
- Prior art keywords
- defective
- data
- counter
- shift register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002950 deficient Effects 0.000 claims description 35
- 241001347978 Major minor Species 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0875—Organisation of a plurality of magnetic shift registers
Description
【発明の詳細な説明】
本発明は磁気バブル記憶装置に関する。さらに
詳細には、欠陥ループがあつた場合に予備ループ
に切替える制御方法をとる磁気バブル記憶装置に
関する。
詳細には、欠陥ループがあつた場合に予備ループ
に切替える制御方法をとる磁気バブル記憶装置に
関する。
メジヤーマイナループ方式の磁気バブルチツプ
を用いた磁気バブル記憶装置において、チツプ内
のあるマイナループに欠陥があつた場合、予備ル
ープに切替えることにより、欠陥ループを回避
し、欠陥ループを含むチツプの使用を可能ならし
めている。
を用いた磁気バブル記憶装置において、チツプ内
のあるマイナループに欠陥があつた場合、予備ル
ープに切替えることにより、欠陥ループを回避
し、欠陥ループを含むチツプの使用を可能ならし
めている。
第１図はメジヤーマイナループ方式の磁気バブ
ル記憶装置におけるメジヤーループＭとそれに対
する多数のマイナループｍの例を示す。マイナル
ープには複数本の予備ループが設けられている。
予備ループへの切替えの制御は一般に、欠陥ルー
プ情報を記憶装置（例えばリードオンリーメモ
リ：ROM）に登録しておき、磁気バブルチツプ
にデータを書込む場合、または磁気バブルチツプ
からデータを読出す場合、ROMからの情報によ
りデータの制御を行い、欠陥ループだつた場合は
予備ループに切替えることが行なわれる。
ル記憶装置におけるメジヤーループＭとそれに対
する多数のマイナループｍの例を示す。マイナル
ープには複数本の予備ループが設けられている。
予備ループへの切替えの制御は一般に、欠陥ルー
プ情報を記憶装置（例えばリードオンリーメモ
リ：ROM）に登録しておき、磁気バブルチツプ
にデータを書込む場合、または磁気バブルチツプ
からデータを読出す場合、ROMからの情報によ
りデータの制御を行い、欠陥ループだつた場合は
予備ループに切替えることが行なわれる。
従来、これらの制御は、欠陥ループカウント用
カウンタ、データシフトレジスタ、データ選択回
路により行われるが、書込時にはシフトレジスタ
の並列出力側でデータ制御を行い、読出し時には
シフトレジスタの並列出力側でデータ制御を行つ
ていたゝめ、制御が複雑になり、かつ、多数の論
理回路を必要としていた。
カウンタ、データシフトレジスタ、データ選択回
路により行われるが、書込時にはシフトレジスタ
の並列出力側でデータ制御を行い、読出し時には
シフトレジスタの並列出力側でデータ制御を行つ
ていたゝめ、制御が複雑になり、かつ、多数の論
理回路を必要としていた。
本発明の目的は前述した従来の欠点をなくし、
簡単な制御で予備ループの切替えを行なう磁気バ
ブル記憶装置を提供することにある。
簡単な制御で予備ループの切替えを行なう磁気バ
ブル記憶装置を提供することにある。
本発明の一実施例では記憶装置（例えば
ROM）から磁気バブルチツプの駆動に同期して
欠陥ループ情報を出力し、日この出力によつてカ
ウンタで欠陥ループ数をカウントする。一方、読
出し書込みデータをシフトレジスタに入力して、
磁気バブルチツプの駆動に同期してシフトするよ
うにし、上記カウンタ出力あるいはその反転出力
に応じたシフトレジスタのビツト位置のデータを
選択回路にて選択出力する。
ROM）から磁気バブルチツプの駆動に同期して
欠陥ループ情報を出力し、日この出力によつてカ
ウンタで欠陥ループ数をカウントする。一方、読
出し書込みデータをシフトレジスタに入力して、
磁気バブルチツプの駆動に同期してシフトするよ
うにし、上記カウンタ出力あるいはその反転出力
に応じたシフトレジスタのビツト位置のデータを
選択回路にて選択出力する。
第２図は本発明の一実施例を示す。磁気バブル
チツプの欠陥ループ情報はROM２に記憶されて
いる。ROMアドレスカウワタ１にROM起動信号
６が与えられると、ROMアドレスカウンタ１は
磁気バブルチツプの駆動に同期してカウントアツ
プし、ROM２をアドレスし、ROM２から欠陥ル
ープ情報７を読出す。欠陥ループ情報７は欠陥ル
ープのとき“１”を、そうでないときは“０”と
する。欠陥ループ情報７は２ビツトのカウンタ３
に与えられる。カウンタ３は欠陥ループ情報７が
“１”のときカウントアツプする。出力ＱAは20出
力、出力ＱBは21出力であり、不一致回路（排他
的論理和回路）１０を介してデータ選択回路５に
与えられる。線１１は書込み時に“０”、読出し
時に“１”が与えられる線で、不一致回路１０は
排他的論理和ゲートで構成されるから、カウンタ
３の出力は選択回路５に、書込み時はそのまゝ、
読出し時は反転して与えられる。４ビツトのシフ
トレジスタ４には、読出し時、磁気バブルチツプ
からの読出しデータが線１２を介して与えられ、
書込み時、外部からの書込みデータが線１３を介
して与えられる。書込み時、NANDゲート１６の
出力は常に“１”であり、よつて歩進タイミング
（CLOCK）１４はANDゲート１７を介してシフ
トレジスタ４に与えられる。読出し時は、NAND
ゲート１６の出力は欠陥ループ情報７が“１”の
時に“０”になり、この時、シフトレジスタ４へ
の歩進タイミング１４の印加が阻止される。デー
タ選択回路５は不一致回路１０を介したカウンタ
３が示す値に従つたシフトレジスタ４のビツト位
置のデータを選択して出力する。即ち、不一致回
路１０からのカウント値が０であれば、シフトレ
ジスタ４の第０ビツト位置をデータが選択出力
し、３であれば第３ビツト位置のデータを選択出
力する。データ選択回路５の出力は、読出し時、
データイネーブル信号１５とのAND条件でリー
ドデータ９として外部へ出力され、書込み時、欠
陥ループ情報７とのAND条件でライトデータ
９′として磁気バブルチツプへ入力される。
チツプの欠陥ループ情報はROM２に記憶されて
いる。ROMアドレスカウワタ１にROM起動信号
６が与えられると、ROMアドレスカウンタ１は
磁気バブルチツプの駆動に同期してカウントアツ
プし、ROM２をアドレスし、ROM２から欠陥ル
ープ情報７を読出す。欠陥ループ情報７は欠陥ル
ープのとき“１”を、そうでないときは“０”と
する。欠陥ループ情報７は２ビツトのカウンタ３
に与えられる。カウンタ３は欠陥ループ情報７が
“１”のときカウントアツプする。出力ＱAは20出
力、出力ＱBは21出力であり、不一致回路（排他
的論理和回路）１０を介してデータ選択回路５に
与えられる。線１１は書込み時に“０”、読出し
時に“１”が与えられる線で、不一致回路１０は
排他的論理和ゲートで構成されるから、カウンタ
３の出力は選択回路５に、書込み時はそのまゝ、
読出し時は反転して与えられる。４ビツトのシフ
トレジスタ４には、読出し時、磁気バブルチツプ
からの読出しデータが線１２を介して与えられ、
書込み時、外部からの書込みデータが線１３を介
して与えられる。書込み時、NANDゲート１６の
出力は常に“１”であり、よつて歩進タイミング
（CLOCK）１４はANDゲート１７を介してシフ
トレジスタ４に与えられる。読出し時は、NAND
ゲート１６の出力は欠陥ループ情報７が“１”の
時に“０”になり、この時、シフトレジスタ４へ
の歩進タイミング１４の印加が阻止される。デー
タ選択回路５は不一致回路１０を介したカウンタ
３が示す値に従つたシフトレジスタ４のビツト位
置のデータを選択して出力する。即ち、不一致回
路１０からのカウント値が０であれば、シフトレ
ジスタ４の第０ビツト位置をデータが選択出力
し、３であれば第３ビツト位置のデータを選択出
力する。データ選択回路５の出力は、読出し時、
データイネーブル信号１５とのAND条件でリー
ドデータ９として外部へ出力され、書込み時、欠
陥ループ情報７とのAND条件でライトデータ
９′として磁気バブルチツプへ入力される。
第２図の例では第１図に示す予備ループが３個
設けられ、３個の欠陥ループまで許容することが
できる。
設けられ、３個の欠陥ループまで許容することが
できる。
次に第３図のタイムチヤートを参照して第２図
の動作をより詳細に説明する。第３図の上半分は
書込み時を、下半分は読出し時をそれぞれ示す。
本発明における磁気バブル記憶装置は第３図に示
すCLOCKに同期して動作する。はじめ、書込み
について説明する。CLOCK0にてROM起動信号
６が与えられると共に、各CLOCK0、１、２…
……に同期して順次書込みデータとして“１”
“０”“１”“１”“０”………が与えられるとす
る。まずCLOCK0にてシフトレジスタ４の第０
ビツトに入力された書込みデータ“１”は、この
ときカウンタ３が０を示していることにより、直
ちにデータ選択回路５で選択されてライトデータ
９′として出力される。CLOCK１ではシフトレ
ジスタ４に新たな書込みデータ“０”が第０ビツ
トに入力され、１ビツトシフトされる。一方、
ROM２からは欠陥ループ情報７が出力され、カ
ウンタ３は１を示す。よつてデータ選択回路５は
シフトレジスタ４の第１ビツトのデータ
（CLOCK0で入力されたと同じデータ）を選択す
るが、ANDゲート１８′で阻止されて出力されな
い。CLOCK２では欠陥ループ情報７は出力され
ず、カウンタ３は１のまゝであり、データ選択回
路５はシフトレジスタ４の第１ビツトのデータ
（CLOCK1で入力されたデータ“０”）を選択出
力する。CLOCK５まで進むと、再たび欠陥ルー
プ情報７が出力され、カウンタ３が２にカウント
アツプされることにより、データ選択回路５はシ
フトレジスタ４の第２ビツトのデータを選択出力
する。このようにしてCLOCK0〜10に亘つて入
力された書込みデータ１３は欠陥ループ位置を避
けるようにして、CLOCK0〜13に亘つてライト
データ９としてマイナループの磁気バブルチツプ
に与えられる。
の動作をより詳細に説明する。第３図の上半分は
書込み時を、下半分は読出し時をそれぞれ示す。
本発明における磁気バブル記憶装置は第３図に示
すCLOCKに同期して動作する。はじめ、書込み
について説明する。CLOCK0にてROM起動信号
６が与えられると共に、各CLOCK0、１、２…
……に同期して順次書込みデータとして“１”
“０”“１”“１”“０”………が与えられるとす
る。まずCLOCK0にてシフトレジスタ４の第０
ビツトに入力された書込みデータ“１”は、この
ときカウンタ３が０を示していることにより、直
ちにデータ選択回路５で選択されてライトデータ
９′として出力される。CLOCK１ではシフトレ
ジスタ４に新たな書込みデータ“０”が第０ビツ
トに入力され、１ビツトシフトされる。一方、
ROM２からは欠陥ループ情報７が出力され、カ
ウンタ３は１を示す。よつてデータ選択回路５は
シフトレジスタ４の第１ビツトのデータ
（CLOCK0で入力されたと同じデータ）を選択す
るが、ANDゲート１８′で阻止されて出力されな
い。CLOCK２では欠陥ループ情報７は出力され
ず、カウンタ３は１のまゝであり、データ選択回
路５はシフトレジスタ４の第１ビツトのデータ
（CLOCK1で入力されたデータ“０”）を選択出
力する。CLOCK５まで進むと、再たび欠陥ルー
プ情報７が出力され、カウンタ３が２にカウント
アツプされることにより、データ選択回路５はシ
フトレジスタ４の第２ビツトのデータを選択出力
する。このようにしてCLOCK0〜10に亘つて入
力された書込みデータ１３は欠陥ループ位置を避
けるようにして、CLOCK0〜13に亘つてライト
データ９としてマイナループの磁気バブルチツプ
に与えられる。
次に読出しについて説明する。読出しデータ１
２としてライトデータ９′に対応してCLOCK0〜
13に亘つて磁気バブルチツプから読出されたもの
とする。読出し時は前述したごとく、カウンタ３
の出力が不一致回路１０で反転されること、およ
び欠陥ループ情報７の出力時、ANDゲート１７
が閉じられることにより、シフトレジスタ４のシ
フトが行なわれない。（勿論その時到来するデー
タの入力は行なわれない）CLOCK0でシフトレ
ジスタ３の第０ビツトに入力されたデータは、
CLOCK1で欠陥ループ情報７が出力されるため
シフトされない。CLOCK2および３と新たなデ
ータがシフトレジスタ４に入力され、CLOCK0
で入力されたデータはCLOCK3には第２ビツト
にシフトされている。CLOCK3では、カウンタ
３は１（反転されて２）を示しており、データ選
択回路５はシフトレジスタ４の第２ビツトのデー
タを選択し、リードデータ９として出力する。こ
のようにして、CLOCK0〜13に亘つて磁気バブ
ルチツプから読出されたデータは、CLOCK3〜
13に亘つてリードデータ９として出力される。リ
ードデータ９で特徴的なことは、リードデータと
しての出力開始が欠陥ループ数に等しい時間遅れ
るが、間断なく出力されることである。
２としてライトデータ９′に対応してCLOCK0〜
13に亘つて磁気バブルチツプから読出されたもの
とする。読出し時は前述したごとく、カウンタ３
の出力が不一致回路１０で反転されること、およ
び欠陥ループ情報７の出力時、ANDゲート１７
が閉じられることにより、シフトレジスタ４のシ
フトが行なわれない。（勿論その時到来するデー
タの入力は行なわれない）CLOCK0でシフトレ
ジスタ３の第０ビツトに入力されたデータは、
CLOCK1で欠陥ループ情報７が出力されるため
シフトされない。CLOCK2および３と新たなデ
ータがシフトレジスタ４に入力され、CLOCK0
で入力されたデータはCLOCK3には第２ビツト
にシフトされている。CLOCK3では、カウンタ
３は１（反転されて２）を示しており、データ選
択回路５はシフトレジスタ４の第２ビツトのデー
タを選択し、リードデータ９として出力する。こ
のようにして、CLOCK0〜13に亘つて磁気バブ
ルチツプから読出されたデータは、CLOCK3〜
13に亘つてリードデータ９として出力される。リ
ードデータ９で特徴的なことは、リードデータと
しての出力開始が欠陥ループ数に等しい時間遅れ
るが、間断なく出力されることである。
上述の例において、カウンタ３としてアツプ・
ダウンのカウンタで構成することにより、不一致
回路１０は不要となる。この場合、書込み時には
欠陥ループ情報でカウントアツプさせ、読出し時
にはカウントダウンさせる。
ダウンのカウンタで構成することにより、不一致
回路１０は不要となる。この場合、書込み時には
欠陥ループ情報でカウントアツプさせ、読出し時
にはカウントダウンさせる。
本発明によれば、読出し時と書込み時の制御が
ほとんど同じため、制御が簡単になる効果が得ら
れる。また、欠陥ループに対する処理を全て磁気
バブル記憶装置内で行なうことができるため、他
装置とのインタフエースが簡単になる。
ほとんど同じため、制御が簡単になる効果が得ら
れる。また、欠陥ループに対する処理を全て磁気
バブル記憶装置内で行なうことができるため、他
装置とのインタフエースが簡単になる。
第１図はメジヤーループとマイナループを示す
図、第２図は本発明の一実施例を示すブロツク
図、第３図は第２図を説明するタイムチヤートで
ある。 １……ROMアドレスカウンタ、２……ROM、
３……カウンタ、４……シフトレジスタ、５……
データ選択回路、１０……不一致回路。
図、第２図は本発明の一実施例を示すブロツク
図、第３図は第２図を説明するタイムチヤートで
ある。 １……ROMアドレスカウンタ、２……ROM、
３……カウンタ、４……シフトレジスタ、５……
データ選択回路、１０……不一致回路。
Claims (1)
- 【特許請求の範囲】 １ 磁気バブルチツプの駆動に同期して欠陥ルー
プ情報を出力する記憶手段と、該記憶手段からの
欠陥ループ情報によつて欠陥ループ数をカウント
するカウンタ手段と、読出し書込みデータが直列
に入力され、該データを上記磁気バブルチツプの
駆動に同期してシフトするシフトレジスタ手段
と、該シフトレジスタ手段の内容を並列に取込
み、そのいずれか一つを上記カウンタ手段の出力
に応じて選択して出力する選択手段と、書込み時
は上記カウンタ手段の出力をそのまゝ、読出し時
は上記カウンタ手段の出力を反転して上記選択手
段に与える手段とを有して欠陥ループを回避する
ことを特徴とする磁気バブル記憶装置。 ２ 磁気バブルチツプの駆動に同期して欠陥ルー
プ情報を出力する記憶手段と、該記憶手段からの
欠陥ループ情報を入力し、書込み時には欠陥ルー
プ毎にカウントアツプし、読出し時には欠陥ルー
プ毎にカウントダウンするカウンタ手段と、読出
し書込みデータが直列に入力され、該データを上
記磁気バブルチツプの駆動に同期してシフトする
シフトレジスタ手段と、該シフトレジスタ手段の
内容を並列に取込み、そのいずれか一つを上記カ
ウンタ手段の出力に基いて選択して出力する選択
手段とを有して欠陥ループを回避することを特徴
とする磁気バブル記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP183880A JPS56101685A (en) | 1980-01-11 | 1980-01-11 | Magnetic bubble memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP183880A JPS56101685A (en) | 1980-01-11 | 1980-01-11 | Magnetic bubble memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56101685A JPS56101685A (en) | 1981-08-14 |
| JPS6243275B2 true JPS6243275B2 (ja) | 1987-09-12 |
Family
ID=11512692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP183880A Granted JPS56101685A (en) | 1980-01-11 | 1980-01-11 | Magnetic bubble memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56101685A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5167033A (ja) * | 1974-12-09 | 1976-06-10 | Hitachi Ltd | |
| JPS5234639A (en) * | 1975-07-10 | 1977-03-16 | Texas Instruments Inc | Magnetic thin film memory |
| JPS5376635A (en) * | 1976-12-17 | 1978-07-07 | Texas Instruments Inc | Magnetic domain memory system |
| JPS54125936A (en) * | 1978-03-24 | 1979-09-29 | Hitachi Ltd | Magnetic bubble memory device |
-
1980
- 1980-01-11 JP JP183880A patent/JPS56101685A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5167033A (ja) * | 1974-12-09 | 1976-06-10 | Hitachi Ltd | |
| JPS5234639A (en) * | 1975-07-10 | 1977-03-16 | Texas Instruments Inc | Magnetic thin film memory |
| JPS5376635A (en) * | 1976-12-17 | 1978-07-07 | Texas Instruments Inc | Magnetic domain memory system |
| JPS54125936A (en) * | 1978-03-24 | 1979-09-29 | Hitachi Ltd | Magnetic bubble memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56101685A (en) | 1981-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2696026B2 (ja) | 半導体記憶装置 | |
| US4586181A (en) | Test pattern generating apparatus | |
| JP2646032B2 (ja) | Ｌｉｆｏ方式の半導体記憶装置およびその制御方法 | |
| US4326290A (en) | Means and methods for monitoring the storage states of a memory and other storage devices in a digital data processor | |
| JPH0391188A (ja) | Ｆｉｆｏメモリ | |
| JPS6364413A (ja) | 逐次近似レジスタ | |
| JPS6243275B2 (ja) | ||
| JP2005352568A (ja) | アナログ信号処理回路、並びに、そのデータレジスタ書換方法とそのデータ通信方法 | |
| JPS5927624A (ja) | 論理変更可能な集積回路 | |
| JPS5941336B2 (ja) | バツフアメモリ装置 | |
| JPH04106793A (ja) | メモリインタフェース回路 | |
| JPH0637351Y2 (ja) | ロジツクパタ−ンジエネレ−タ | |
| JP3057728B2 (ja) | 半導体記憶装置 | |
| JPS6010334B2 (ja) | 複数系列メモリの優先選択装置 | |
| JPH06124586A (ja) | 半導体記憶装置 | |
| JPS5947384B2 (ja) | 磁気バブルメモリ装置 | |
| JPH056214B2 (ja) | ||
| SU640300A1 (ru) | Устройство дл хранени и преобразовани информации | |
| JPH02306500A (ja) | 半導体記憶装置のテスト回路 | |
| JPS5932819B2 (ja) | アドレス制御装置 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPS6143792B2 (ja) | ||
| JPS5849960B2 (ja) | 情報チエツク方式 | |
| JPH0728699A (ja) | メモリ制御回路 | |
| JPH03163925A (ja) | フレームアライナ |