JPH03163925A - フレームアライナ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル伝送における回線編集機能・交
換機能等の前処理として必要なフレームアラインメント
を行うためのフレームアライナに関するものである。

〔従来の技術〕

第６図は、例えば特開昭６２−８６９３５号公報に示さ
れた従来のフレームアライナを示すブロック図であり、
図において、２１は入力ディジタル信号の入力端子、２
６は２ｎビットの容量を有し入カディジタル信号が書込
まれるメモリ、２９はメモリから読出したディジタル信
号が出力される出力端子、３１は入力ディジタル信号の
メモリ２６における書込みアドレスを出力するとともに
、人カディジタル信号の位相情報を出力する書込みカウ
ンタ、３２はメモリ２６からディジタル信号を読出す際
の読出しアドレスを出力するとともに、その出力ヂイジ
タル信号の位相情報を出力する読出しカウンタ、３３は
書込みカウンタ３１および読出しカウンタ３２から書込
みアドレスおよび読出しアドレスを入力してメモリ２６
にアドレスを供給するアドレス選択回路、３４は書込み
カウンタ３１および読出しカウンタ３２から位相情報を
入力してスリップ制御を行う位相比較回路である。

次に動作について第７図のタイミング図を参照して説明
する。第７図（Ａ）〜（Ｃ）は書込み側の信号を示し、
第７図（Ｄ）〜（Ｆ）は読出し側の信号を示している。

入力ディジタル信号（以下、人力データという。）は、
第７図（Ａ）に示すようにｎビットのデータを有するフ
レームから戒っている。そして、書込みカウンタ３１は
、２ｎを１周期とするカウンタを有し、人力データに同
期した入力データクロックをカウントして各カウント値
を出力する（第７図（Ｂ））。このカウント値は、ｔア
ドレス選択回路３３を介して書込みアドレスとしてメモ
リ２６に供給される。そして、メモリ２６は供給された
書込みアドレスに入力データを書込む。また、書込みカ
ウンタ３１は奇数フレーム（または偶数フレーム）の書
込みの区切りごとに位相情報となるウインドウ信号ｃｌ
，ｃ２，・・・を出力する（第７図（Ｃ〉〉。一方、読
出しカウンタ３２も、２ｎを１周期とするカウンタを有
し、読出されるディジタル信号に同期した出力データク
ロックをカウントして各カウント値を出力する（第７図
（Ｄ））。このカウント値に応じたメモリ２６のアドレ
スからディジタル信号が読出されて出力ディジタル信号
（以下、出力データという。）となる（第７図（Ｆ））
。なお、読出しカウンタ３２におけるカウントは、書込
みカウンタ３１におけるカウントから全く独立している
。そして、読出しカウンタ３２は、奇数フレーム（また
は偶数フレーム）の読出し開始時に、位相情報ｇｌ，ｇ
２，ｇ３，・・・を出力する（第７図（Ｅ））。

次にスリップ制御の動作について説明する。時刻ｔ１は
スリップ発生直前の時を示し、この状態では、位相情報
ｇ１はウインドウ信号Ｃ１に非常に接近している。時刻
ｔ２において、位相比較回路３４が、ウインドウ信号ｃ
２と位相情報ｇ２との重複、つまり、人力データと出力
データとの位相接近を検出すると、位相比較回路３４は
、時刻ｔ３において、読出しカウンタ３２のカウント値
を強制的にｒｌＪにする。従って、出力データは、時刻
ｔ３以前に比べて位相がｎビットずれ、第７図（Ｆ）に
示すように第４フレームが再度メモリ２６から読出され
る。このようにしてスリップ制御が実行され、出力デー
タと入力データとの位相関係は平常状態となる。また、
以後の位相情報ｇ３，・・・も、時刻ｔ３以降は１フレ
ームずれて出力される。

〔発明が解決しようとする課題〕

従来のフレームアライナは以上のように構威されている
ので、スリップ制御は奇数フレーム（または偶数フレー
ム）を読出すごとに行われることになり、位相情報ｇ１
がウインドウ信号Ｃ１に非常に接近している場合であっ
て、メモリ２６から５ のデータの読出しが入力データの書込みに比べて高速に
行われている場合には、次のスリップ制御を行うタイミ
ング（時刻ｔ２）に達する前にスリップが発生し、誤っ
たデータを読出してしまうという課題があった。

この発明は上記のような課題を解消するためになされた
・もので、より効果的にスリップ制御を行うことができ
、データの読出し誤りを低減させることができるフレー
ムアライナを得ることを目的とする。

〔課題を解決するための手段〕

請求項（１）記載の発明に係るフレームアライナは、入
力データを入力して、その位相を移相する移相手段と、
この移相手段が出力した移相された入力データを記憶す
るとともに、読出し開始タイミングを示す出力タイ稟ン
グ信号が入力されたことを契機として、記憶されている
データを出力する記憶手段と、出力タイミング信号およ
び人力データに同期したフレーム信号に基づいて、入力
データを移相すべき移相量を決定し、この決定され６ た移相量を移相手段に対して入力データの移相量として
与える制御手段とを備えたものである。

請求項（２）記載の発明に係るフレームアライナは、請
求項（１）記載の発明に係るフレームアライナに加えて
、移相されたフレーム単位の入力データを記憶手段に書
込む際のフレーム書込み開始を示す書込みタイえング信
号とこの書込みタイミング信号の適正出力期間を示す期
間信号とを入力し、期間信号が示す期間から書込みタイ
ミング信号がはずれている場合には、制御手段に移相量
の再決定を指示する復旧手段を備えたものである。

〔作　用〕

請求項（１）記載の発明における制御手段は、出力タイ
ミング信号とフレーム信号との関係に基づいて、データ
を記憶手段に書込むべき良好なタイミングを決定し、決
定された良好タイｅングでデータが書込まれるような入
力データの移相量を設定する。

請求項（２）記載の発明における復旧手段は、度移相量
が設定された後に、書込み良好タイミングの変動を監視
し、そのタイミングがずれていたら再度移相量を設定す
るように制御手段に指示を与える。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１は入力データの入力端子、２はフレーム
の開始を示すフレーム信号であるフレームパルスの入力
端子、３は入力データおよびデータフレームパルスをシ
フトすることによってそれらの位相を移相するシフトレ
ジスタ（移相手段）、４はシフトレジスタ制御回路（制
御手段）であり、入力データに同期した入力データクロ
ック（図示せず）をカウントダウンするダウンカウンタ
４ａ、ダウンカウンタ４ａのカウント値を所定タイミン
グでラッチするラッチ回路４ｂ、およびラッチ回路４ｂ
にラッチタイミング信号を与えるゲート回路４ｃを有し
ている。５はゲート回路をイネーブルにするための制御
信号の人力端子、６は移相された人力データが書込まれ
るとともに、出力タイミング信号を契機として記憶され
ているデータが読出されるエラスティックメモリ（記憶
手段）、７は移相された入力データ（以下、書込みデー
タという。）のライン、８は書込みタイミング信号とな
る書込みリセット信号のライン、９は読出しデータの出
力端子、１０は出力タイ砧ング信号である読出しリセッ
ト信号の入力端子である。

第２図は第１図に示したものの各部における信号を示す
タイミング図であり、（Ａ）はフレームパルス、（Ｂ）
は人力データ、（Ｃ）および（Ｇ）は読出しリセット信
号、（Ｄ）はダウンカウンタ４ａのカウント値、（Ｅ）
は書込みリセット信号、（Ｆ）は書込みデータ、（　Ｈ
　）は出力データをそれぞれ示している。

次に動作について説明する。読出しリセット信号は、エ
ラスティックメモリ６に人力すると同時に、ダウンカウ
ンタ４ａにも入力ずる。ダウンカウンタ４ａは、この信
号の人力により、あらかしめ設定されているロード値を
ロードしカウントダウンを始める。例えば、人力データ
の１フレーム＝９ が１９３ビットで構威され、人力データの速度が１．５
Ｍビット／秒、出力データの速度が４Ｍビット／秒であ
るとする。第３図（Ｅ）〜（Ｈ）に示すように、書込み
リセット信号の出力位置を、位相変動の影響を最も受け
にくいｌフレームの読出し期間の中央になるようにした
い場合には、ダウンカウンタ４ａのロード値は２２９と
なる。そして、ダウンカウンタ４ａは、２２９から３６
までの値をカウント値として出力する。なお、第３図（
Ｅ）．（Ｆ），　（Ｈ），　（Ｄ）は第２図（Ｅ），　
（Ｆ），　（Ｈ），（Ｄ）に対応したものである。

第２図に基づいて動作を説明すると、まず、読出しリセ
ット信号ａがダウンカウンタ４ａに人力する（第２図（
Ｃ））。すると、ダウンカウンタ４ａは２２９からカウ
ントダウンを始める（第２図（Ｄ））。そして、カウン
ト値は第４図（Ａ），（Ｂ）に示すように、２進表示で
ラッチ回路４ｂに出力される。一方、ゲート回路４ｃは
、人力端子５から入力した制御信号がアクディブ状態で
（ゲート回路４ｃをイネーブル状態とする。）フレーム
バＩＯ ルス（第２図（Ａ）のｄ，ｅ，ｆ・・・）を入力すると
、第２図（Ａ）に示すｄ，ｅ，ｆ・・・のタイミングで
、ラッチ回路４ｂに対してラッチタイミング信号を出力
する。ここで、外部から入力される制御信号は、制御手
段４を動作させたい時に、アクティブ状態に設定される
ものである。そしてラッチ回路４ｂは、ラッチタイミン
グ信号に応じてダウンカウンタ４ａのカウント値をラッ
チする。例えば、カウント値が１８７であったとすると
、ラッチ回路４ｂが保持する値は１８７である（第２図
（Ｄ）参照）。そして、その値はシフトレジスタ３にシ
フト量として与えられる。シフトレジスタ３は、与えら
れたシフト量だけ、人力データに同期した入力データク
ロック（図示せず）に従って、入力データおよびフレー
ムパルスをシフトサせる。シフトされた後の各信号は、
エラスティックメモリ６に書込みデータおよび書込みリ
セット信号として与えられる（第２図（Ｅ），　（Ｆ）
）。また、エラスティックメモリ６は、読出しリセット
信号を与えられた後、記憶されているデータを出力する
（第２図（Ｇ），　（Ｈ））。このようにして、読出し
データのフレームに対する書込みデータのフレームの最
適位相を決定することができる。

ところで、ダウンカウンタ４ａは常時動作しているので
、入力端子５から入力した制御信号が常時アクティブ状
態であると、入力データの位相が１ビットでもずれると
、シフトレジスタ３におけるシフト量が変化してしまう
。そこで、シフトレジスタ３のシフト量が決定した後は
、制御信号を非アクディブ状態にして、ゲート回路４ｃ
をディスエープル状態としておく。また、書込みデータ
と読出しデータとの位相関係は、ダウンカウンタ４ａの
ロード値を変えることによって、どのようにでも設定す
ることができる。

第５図はこの発明の他の実施例によるフレームアライナ
を示すブロック図である。図において、４ｄはゲート回
路４ｃに第２の制御信号を与えてゲート回路４ｃをイネ
ーブル状態にする復旧回路、１１は書込みリセット信号
の適正タイミングを示すウインドウパルスの人力端子で
あり、その他のものは第１図に同一符号を付して示した
ものと同一のものである。

次に第５図に示したものの動作について説明する。この
実施例において、ウインドウパルス（ハイアクティブの
信号）は、第２図（１）に示すように、エラスティック
メモリ６からデータを読出している期間を示すものであ
る。また、復旧回路４ｄは、書込みリセット信号とウイ
ンドウパルスとの関係を常時監視している。そして、今
まで正常に入力していた入力データが、何らかの原因で
位相がずれてしまい、データフレームパルスが第２図（
Ａ）に示すタイミングｇに変化してしまったとする。シ
フトレジスタ３のシフト量は１８７ビットのままである
。従って、このまま入力データを移相すると、書込みデ
ータは第２図（Ｅ）に示すタイミングｈからエラスティ
ックメモリ６に書込まれることになり、読出し時にデー
タ誤りを起こす。ところが、このタイミングｈはウイン
ドウパルスのアクティブ区間の範囲外となっているので
、復旧回路４ｄは、その旨を認識する。そし１　３一 て、この場合には、復旧回路４ｄはゲート回路４Ｃに対
する第２の制御信号をアクティブ状態とする（第２図（
Ｊ））。ゲート回路４ｃは、第２の制御信号のアクティ
ブ状態に応じてラッチタイミング信号を出せる状態とな
り、次のフレームパルス（第２図（Ａ）に示すｉ）を入
力してラッチタイミング信号を出力する（第２図（Ｋ）
）。同時に、ラッチタイミング信号によって、第２の制
御信号は非アクティブ状態となる。この時、例えばダウ
ンカウンタ４ａのカウント値が７０であったとすると、
ラッチ回路４ｂはこの値をラッチし、シフトレジスタ３
に与える。この後は、シフトレジスタ３は、入力データ
およびフレームパルスを７０ビットシフトし、書込みデ
ータおよび書込みリセット信号を出力する。このように
して、一度移相量が確定した後に、人力データの位相変
動があっても、読出しデータのフレームに対する書込み
データのフレームの位相を最適に保つことができる。

なお、上記各実施例では、入力データとフレームパルス
とをそれぞれ人力する場合について説明ｌ４ したが、フレームパルスを入力データの特定ビットに割
り当てれば、フレームパルスおよび書込みリセット信号
のためのラインを省くことができる。

また、エラスティックメモリ６の内部に、読出しリセッ
ト信号発生部を設け、この読出しリセット信号発生部か
らの読出しリセット信号によって読出しを開始するとと
もに、ダウンカウンタ４ａのロードを行うようにしても
よい。

〔発明の効果〕

以上のように、この発明によれば、フレームアライナを
、記憶手段からデータを読出ず際の出力タイミング信号
と人力したフレーム信号とに基づいて、入力データの移
相量を最適に設定するように構威したので、人力データ
の位相変動に対ずるデータ誤りを生じないマージンを最
適に設定することができ、データ誤りを低減させること
ができるものが得られる効果がある。

またさらに、移相量設定後に記憶手段への書込みタイミ
ング信号と期間信号との関係を監視して、移相量の再設
定を行うように構成したので、書込みデータの位相を常
に最適に保持することができるものが得られる効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例によるフレームアライナを
示すブロック図、第２図は第１図に示す各部の信号を示
すタイごング図、第３図は書込みデータと読出しデータ
との関係を示すタイミング図、第４図はダウンカウンタ
のカウント値の一例を示す説明図、第５図はこの発明の
他の実施例によるフレームアライナを示すブロック図、
第６図は従来のフレームアライナを示すブロック図、第
７図は第６図に示す各部の信号を示すタイミング図であ
る。 ３はシフトレジスタ（移相手段）、４はシフトレジスタ
制御回路（制御手段）、４ａはダウンカウンタ、４ｂは
ラッチ回路、４Ｃはゲート回路、４ｄは復旧回路、６は
エラスティックメモリ（記憶手段）。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）フレーム単位のディジタル信号が入力され、この
   ディジタル信号の位相を所定量移相する移相手段と、こ
   の移相手段が出力した移相されたディジタル信号を記憶
   するとともに、出力タイミング信号の入力を契機として
   、記憶されている前記移相されたディジタル信号を出力
   する記憶手段と、前記出力タイミング信号および入力す
   る前記ディジタル信号に同期したフレーム信号を入力し
   、これらの信号に基づいて前記ディジタル信号の移相量
   を決定し、この決定された移相量を前記所定量として前
   記移相手段に与える制御手段とを備えたフレームアライ
   ナ。
2. （２）移相されたディジタル信号を記憶手段に書込むタ
   イミングを示す書込みタイミング信号およびこの書込み
   タイミング信号の適正出力期間を示す期間信号を入力し
   、前記書込みタイミング信号が、前記期間信号が示す期
   間からはずれている場合に、制御手段に移相量の再決定
   をさせる復旧手段をさらに備えた請求項（１）記載のフ
   レームアライナ。