JPS6242534A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6242534A JPS6242534A JP18221385A JP18221385A JPS6242534A JP S6242534 A JPS6242534 A JP S6242534A JP 18221385 A JP18221385 A JP 18221385A JP 18221385 A JP18221385 A JP 18221385A JP S6242534 A JPS6242534 A JP S6242534A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- shaped
- silicon dioxide
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＧａＡｓ電界効果トランジスタ等、プラズマＣＶＤ法等
を使用して、ソース拳ドレイン電極等の金属にに窒化シ
リコン膜等のパッシベーション膜を形成する工程を含む
半導体装置の製造方法の改良である。Ｆ記の工程におい
て、金属がプラズマによってスパッタされて飛散し、他
の領域上に堆積することを防止するため、ソース・トレ
イン等の金属を二酸化シリコン膜等をもってカバーする
工程を付加１．かものである− 〔産業上の利用分野〕 本発明は、゛ト導体装置の製造方法に関する。
を使用して、ソース拳ドレイン電極等の金属にに窒化シ
リコン膜等のパッシベーション膜を形成する工程を含む
半導体装置の製造方法の改良である。Ｆ記の工程におい
て、金属がプラズマによってスパッタされて飛散し、他
の領域上に堆積することを防止するため、ソース・トレ
イン等の金属を二酸化シリコン膜等をもってカバーする
工程を付加１．かものである− 〔産業上の利用分野〕 本発明は、゛ト導体装置の製造方法に関する。
特に、パッシベーション［二程の改良に関する。
プラズマＣＶＤ法等大きな電植を有する粒子が高速をも
ってド地に衝突する機会のある堆積法を使用して、金属
りにパッシベーション膜を形成するに程を有する半導体
装置の製造方法がある。
ってド地に衝突する機会のある堆積法を使用して、金属
りにパッシベーション膜を形成するに程を有する半導体
装置の製造方法がある。
その１例として、ＧａＡｓ電界効果トランジスタの製造
［程を下記する。
［程を下記する。
第７図参照
絶縁性ＧａＡｓＰＦ＋１上にバッファ一層２とｎ型のＧ
ａＡｓ層３とをつづけて形成し、エツチングをなして、
ｎ型のＧａＡｓ層３を、１ ｆ−形成領域にメサ状に残
留する。つづいて、二酸化シリコン層４を形成する。
ａＡｓ層３とをつづけて形成し、エツチングをなして、
ｎ型のＧａＡｓ層３を、１ ｆ−形成領域にメサ状に残
留する。つづいて、二酸化シリコン層４を形成する。
第８図参照
リソグラフィー法を使用して、ソース・ドレイン領域か
ら二酸化シリコン層４を除去し、リフ［・オフ法を使用
して、ここにＡｕＧｅ ａ Ａｕ層５を形成する。
ら二酸化シリコン層４を除去し、リフ［・オフ法を使用
して、ここにＡｕＧｅ ａ Ａｕ層５を形成する。
第９図参照
レジスト膜６を形成した後、ゲート電極領域に開［−１
７を形成し、この間ロアを介して二酸化シリコン層４を
エツチングし、つづいて、ｎ型のＧａＡｓ層３の１一部
をエツチングしてリセスを形成する。
７を形成し、この間ロアを介して二酸化シリコン層４を
エツチングし、つづいて、ｎ型のＧａＡｓ層３の１一部
をエツチングしてリセスを形成する。
このＬ程の１ｔｉ半はフッ酸をエッチャントとし。
後゛Ｖ−はフッ酸と過酸化水素水との混合液をエッチャ
ントとしてウェットエッチすればよい。
ントとしてウェットエッチすればよい。
第１Ｏ図参１慰
Ａ Ｉ ｌｌり８を形成する。
第１１図参照
レジスト６を溶解除去してＡＩ膜８をゲート電極領域以
外から除去してゲート電極を形成する。
外から除去してゲート電極を形成する。
つりいて、プラズマＣＶＤ法等を使用して厚さ約 １．
０００八に窒化シリコン膜９を形成してパッシベーショ
ンする。
０００八に窒化シリコン膜９を形成してパッシベーショ
ンする。
〔発明が解決１．ようとする問題点〕
１記せるハンシベーション下程において、質Ｆｉｔの大
きな粒子−が高速をもってＡｕＧｅａＡｕ層５に衝突す
るので、これがスパッタされて飛散し、リセス中やゲー
ト′１１ｉ極８Ｆ−に堆積し、この領域の耐圧を低ドし
、特性悪化の原因となるという欠点がある。
きな粒子−が高速をもってＡｕＧｅａＡｕ層５に衝突す
るので、これがスパッタされて飛散し、リセス中やゲー
ト′１１ｉ極８Ｆ−に堆積し、この領域の耐圧を低ドし
、特性悪化の原因となるという欠点がある。
本発明の目的はこの欠点を解消することにあり、プラズ
マＣＶＤ法を使用して、金属１−、にパッシベーション
膜を形成する工程を含む半導体装置の製造方法において
、プラズマＣＶＤｆ程中に。
マＣＶＤ法を使用して、金属１−、にパッシベーション
膜を形成する工程を含む半導体装置の製造方法において
、プラズマＣＶＤｆ程中に。
金属がプラズマによってスパッタされて飛散し。
他の領域にに堆積して半導体装置の耐圧が低ｒすること
をなくする改良を提供することにある。
をなくする改良を提供することにある。
−１−尼の目的を達成するために本発明が採った１段は
、プラズマＣＶＤ法を使用して、金属トにパッシベーシ
ョン膜を形成する工程を含む半導体装；〆Ｌの製造方法
において、前記の金属を酸化膜をもって力、＜−するこ
とにある。
、プラズマＣＶＤ法を使用して、金属トにパッシベーシ
ョン膜を形成する工程を含む半導体装；〆Ｌの製造方法
において、前記の金属を酸化膜をもって力、＜−するこ
とにある。
に記の欠点は、バンシベーション丁程において、 ｒ！
：’＞の大きな粒子が高速をもってＡｕＧｅｍＡｕ層
５！′ｔｉ−ド地の金属に衝突することに寄因するので
、か覧る粒子がド地の金属に衝突しないようにするか、
または、衝突してもド地の金属がスパッタされないよう
にすればよい、そこで、本発明においては、後者を採用
して、ド地の金属を酸化膜をもってカバーすることとし
たものである。
：’＞の大きな粒子が高速をもってＡｕＧｅｍＡｕ層
５！′ｔｉ−ド地の金属に衝突することに寄因するので
、か覧る粒子がド地の金属に衝突しないようにするか、
または、衝突してもド地の金属がスパッタされないよう
にすればよい、そこで、本発明においては、後者を採用
して、ド地の金属を酸化膜をもってカバーすることとし
たものである。
以Ｆ、図面を参照しつ一１本発明の一実施例に係る半導
体装置の製造方法についてさらに説明する。
体装置の製造方法についてさらに説明する。
第２図参照
絶縁性ＧａＡｓ層ｌヒにバッファ一層２とｎ型のＧａＡ
ｓ層３とをつづけて形成し、エツチングをなし−ｒ
ｎ Ｊ［ＩＩ ｔｎｒ：５ｈｅｋ４’ｌｔｙ：Ｐ
−（−ＦｆＡ＋鯉ＵｉｔＡＶＪ＋４ｋＶ残留する。つづ
いて、二酸化シリコン層４を形成する。
ｓ層３とをつづけて形成し、エツチングをなし−ｒ
ｎ Ｊ［ＩＩ ｔｎｒ：５ｈｅｋ４’ｌｔｙ：Ｐ
−（−ＦｆＡ＋鯉ＵｉｔＡＶＪ＋４ｋＶ残留する。つづ
いて、二酸化シリコン層４を形成する。
第３図参照
リソグラフィー法を使用して、ソース・ドレイン領域か
ら二酸化シリコン層４を除去し、リフトオフ法を使用し
て、ここにＡｕＧｅａＡｕ層５を形成する。
ら二酸化シリコン層４を除去し、リフトオフ法を使用し
て、ここにＡｕＧｅａＡｕ層５を形成する。
第４図参照
常圧ＣＶＤ法を使用して二酸化シリコン膜１ｏを形成す
る。
る。
第５図参照
レジスト膜６を形成した後、ゲート電極領域に開［１７
を形成し、この開［１７を介して二酸化シリコンＭ９１
０．４をエツチングし、つづいて、ｎＪｆｌｊのＧａＡ
ｓ層３の一ヒ部をエツチングしてリセスを形成する。こ
の工程の前半はフッ酸をエッチャントとし、後半はフッ
酸と過酸化水素水との混合液をエッチャントとしてウェ
ットエッチすればよい。
を形成し、この開［１７を介して二酸化シリコンＭ９１
０．４をエツチングし、つづいて、ｎＪｆｌｊのＧａＡ
ｓ層３の一ヒ部をエツチングしてリセスを形成する。こ
の工程の前半はフッ酸をエッチャントとし、後半はフッ
酸と過酸化水素水との混合液をエッチャントとしてウェ
ットエッチすればよい。
第６図参照
Ａ１膜８を形成してＡＩ膜８をゲート電極領域以外から
除去してゲート電極を形成する。こに工程は、リフトオ
フ法を使用して、Ａ１８をレジスト６とともに溶解除去
する。
除去してゲート電極を形成する。こに工程は、リフトオ
フ法を使用して、Ａ１８をレジスト６とともに溶解除去
する。
第１図参照
つりいて、プラズマＣＶＤ法算を使用して厚さ約 ｔ
、ｏｏｏ八に窒化シリコン膜９を形成してパッシベーシ
ョンする。
、ｏｏｏ八に窒化シリコン膜９を形成してパッシベーシ
ョンする。
ソース−トレイン電極５は二酸化シリコン膜ｌＯによっ
てカバーされているので、この工程においてＡｕＧｅ会
Ａｕよりなるソース−ドレイン電極５が直接プラズマに
曝されることはないので、この金属がスパッタされて、
リセス中やゲート電極８に付着して耐圧を低下させる等
の欠点は解消されている。
てカバーされているので、この工程においてＡｕＧｅ会
Ａｕよりなるソース−ドレイン電極５が直接プラズマに
曝されることはないので、この金属がスパッタされて、
リセス中やゲート電極８に付着して耐圧を低下させる等
の欠点は解消されている。
以１−説明せるとおり、本発明においては、ソース・ト
レイン電極等の金属ヒに酸化膜が形成されるので、プラ
ズマＣＶＤ法等を使用してパッシベーションをなす＋−
，Ｊ’ａにおいて、金属がスパッタされて他の領域特に
ゲート電極とその近傍に飛散付ノ１することはない。し
たがって、゛Ｖ′導体装置の絶縁の低ドを来すことはな
い。
レイン電極等の金属ヒに酸化膜が形成されるので、プラ
ズマＣＶＤ法等を使用してパッシベーションをなす＋−
，Ｊ’ａにおいて、金属がスパッタされて他の領域特に
ゲート電極とその近傍に飛散付ノ１することはない。し
たがって、゛Ｖ′導体装置の絶縁の低ドを来すことはな
い。
第１図は、本発明の一実施例に係る半導体装置の製造方
法を実施して製造したＧａＡｓ’屯界効果上界効果トラ
ンジスタである。 第２〜６図は、本Ｑ ＩＪ＋の一実施例に係るＧａＡｓ
’市界効果トランジスタの製造方法のｔ＝要玉工程ｒ後
の断面図である。 第７〜１１図は、従来技術に係るＧａＡｓ１屯界効果ト
ランジスタの製造方法のＦ要下程完Ｙ後の断面図である
。 ｌ・・・絶縁性ＧａＡｓ層、 ２・１１１１／曳ツフ
ア一層。 ３争拳・ｎ型のＧａＡｓ層、 ４−・・二酸化シリコ
ン層、５ＩＩＩＩ１１ＡｕＧｅ１１Ａｕ層（ソース・ト
レイン電極）、 ６・・・レジスト膜、 ７争争・
開１】、８−・−Ａ１１ｌ父（ゲート電極）、 ９拳
・・窒化シリコン膜、 ＩＯ−・・ ’ＦＫＦ化シリ
コン膜。
法を実施して製造したＧａＡｓ’屯界効果上界効果トラ
ンジスタである。 第２〜６図は、本Ｑ ＩＪ＋の一実施例に係るＧａＡｓ
’市界効果トランジスタの製造方法のｔ＝要玉工程ｒ後
の断面図である。 第７〜１１図は、従来技術に係るＧａＡｓ１屯界効果ト
ランジスタの製造方法のＦ要下程完Ｙ後の断面図である
。 ｌ・・・絶縁性ＧａＡｓ層、 ２・１１１１／曳ツフ
ア一層。 ３争拳・ｎ型のＧａＡｓ層、 ４−・・二酸化シリコ
ン層、５ＩＩＩＩ１１ＡｕＧｅ１１Ａｕ層（ソース・ト
レイン電極）、 ６・・・レジスト膜、 ７争争・
開１】、８−・−Ａ１１ｌ父（ゲート電極）、 ９拳
・・窒化シリコン膜、 ＩＯ−・・ ’ＦＫＦ化シリ
コン膜。
Claims (1)
- 【特許請求の範囲】 プラズマＣＶＤ法を使用して、金属上にパッシベーショ
ン膜を形成する工程を含む半導体装置の製造方法におい
て、 前記金属を酸化膜をもってカバーすることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182213A JPH0714068B2 (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182213A JPH0714068B2 (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6242534A true JPS6242534A (ja) | 1987-02-24 |
| JPH0714068B2 JPH0714068B2 (ja) | 1995-02-15 |
Family
ID=16114327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60182213A Expired - Lifetime JPH0714068B2 (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714068B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245607A (ja) * | 1987-03-31 | 1988-10-12 | 株式会社クボタ | 水田用作業車 |
| US5606326A (en) * | 1992-01-29 | 1997-02-25 | Nec Corporation | High gain portable radio selective call receiver |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5530803A (en) * | 1978-08-25 | 1980-03-04 | Hitachi Ltd | Producing method of electronic parts |
| JPS57157529A (en) * | 1981-03-24 | 1982-09-29 | Seiko Epson Corp | Semiconductor device |
-
1985
- 1985-08-20 JP JP60182213A patent/JPH0714068B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5530803A (en) * | 1978-08-25 | 1980-03-04 | Hitachi Ltd | Producing method of electronic parts |
| JPS57157529A (en) * | 1981-03-24 | 1982-09-29 | Seiko Epson Corp | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245607A (ja) * | 1987-03-31 | 1988-10-12 | 株式会社クボタ | 水田用作業車 |
| US5606326A (en) * | 1992-01-29 | 1997-02-25 | Nec Corporation | High gain portable radio selective call receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0714068B2 (ja) | 1995-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1334494A (en) | Method of making beam leads for semiconductor devices | |
| JPS5999776A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JP3113426B2 (ja) | 絶縁ゲート半導体装置及びその製造方法 | |
| JPS6242534A (ja) | 半導体装置の製造方法 | |
| JPH05275373A (ja) | 化合物半導体装置の製造方法 | |
| JPS61222263A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63164477A (ja) | 自己整合ゲートを有する電界効果トランジスタの製造方法 | |
| JPS62133713A (ja) | 電極形成方法およびその電極 | |
| JP2689710B2 (ja) | 半導体装置の製造方法 | |
| JPS60144950A (ja) | 半導体装置の製造方法 | |
| JPH01260861A (ja) | 電界効果トランジスタ | |
| JPS6245184A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0249012B2 (ja) | Handotaisochinoseizohoho | |
| JPS5935479A (ja) | 半導体装置の製造方法 | |
| JPS6189669A (ja) | 半導体装置の製造方法 | |
| JPH02201932A (ja) | 高耐圧ｍｏｓ電界効果トランジスタ | |
| JPS5951545A (ja) | 半導体装置 | |
| JPH03225861A (ja) | 半導体集積回路の製造方法 | |
| JP2606414B2 (ja) | 半導体装置の製造方法 | |
| JPH05304261A (ja) | 半導体装置の製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPS6038883A (ja) | ショットキゲ−ト型ｆｅｔの製造方法 | |
| JPS61287120A (ja) | 半導体装置の製造方法 | |
| JPS60116178A (ja) | 半導体装置の製造方法 | |
| JPS6378575A (ja) | 半導体装置の製造方法 |