JPS61287120A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体基板を接地して用いる高′周波電力用ト
ランジスタ、特にＭＯＳＦＥＴのンース電の周波数領域
用）として用いる場合には、帰還として働くソース側の
インダクタンスを小さくし高周波におけるリアクタンス
分を減少させることが、この周波数領域においてゲイン
を確保する為の重要なポイントである。このソースのイ
ンダクタンスを減らす手段としては、ボンゲイングワイ
ヤーを用いず半導体基板自体をソース電極と接続する手
法が一般的に行なわれており、ＭＯＳＦＥＴのソース電
極が拡散層やＶ字溝を用いて半導体基板と電気的に接続
され、チップのダイス・ポンドの時に自動的にチップ裏
面からソースが外部に引き出される構造となっている。

Ｖ字溝を用いて、基板表面に形成されたＭＯＳＦＥＴの
ソースと半導体基板を電気的に接続した構成の従来の半
導体装置としては、例えば特開昭５５−１６２２７０号
公報に示された半導体装置がある。

Ｖ字溝を用いてソース電極と半導体基板を接続する場合
、Ｖ字溝のエツジにおける段差が大きい為、人Ｅ等の金
属電極が断線しやすく、ソースの抵抗分が増加するなど
信頼性上及びＭＯＳＦＥＴの特性上問題が多かった。

第４図ａ　％　ｄは、従来の半導体装置の製造方法を示
す工程の断面構造図である。第４図ａにおいて、Ｐ　型
半導体基板１の主面上には基板よりネ鈍物濃度の低い例
えば１×１０／ｃｒｉｔ程度のＰ型エピタキシャル層２
が形成されておシ、その表面には、熱酸化により形成さ
れた厚み約１μｍ程度の酸化膜３及びＣＶＤ等の方法に
より堆積された約５００　ａｍ程度の層間絶縁膜４が屓
次形成される。眉間絶縁膜４は第４図には示していない
が隣接するＭＯ８ＦＩＣＴの電極の分離に用いられる絶
縁膜である。第４図すは、酸化膜３及び層間絶縁膜４に
選択的に開口部６を設ける工程である。この結果、開口
部６の段差は、酸化膜３と層間絶縁膜４の合計の膜厚分
、この場合約１．６μｍの段差を有することになる。第
４図Ｃは、酸化膜の開口部をマスクにして、ＫＯＨ等の
異方性エツチング液を用いて、Ｐ型エピタキシャル層２
を貫通し、＋ Ｐ　型半導体基板１に到達するＶ字溝６を形成する工程
である。基板に（１００）の面方位を用いた場合には、
Ｖ字溝は（１１１）方向にエッチされ、その角度は水平
方向より約５４．７に形成される。エツチング深さは開
口部６の幅で一義的に決められ、開口部６の幅が１０μ
ｍの場合約７μｍの深さに達する。第４図ｄはＶ字溝ｅ
に五Ｅ等の金属電極７を形成する工程で、この結果Ｐ型
半導体基板１と表面の電極が低抵抗で接続される。

金属電極７は、酸化膜３及び層間絶縁膜４の段差及びＶ
字溝６の断差側面部分において膜厚が薄くなり、断線し
易い形状となる。

発明が解決しようとする問題点 第４図に示した従来の半導体装置の製造方法においては
、第４図すに示す様に開口部６を形成する為には酸化膜
３及び層間絶縁膜４を窓あけする必要があるが、両者の
合計の膜厚はこの場合１．５μｍと非常に厚く、サイド
エツチング等により精度良く形成することができない。

しかも、エツチングに時間がかかってしまう。又、第４
図ｄに示す様に金属電極７をＶ字溝６に形成した場合に
は。

酸化膜３と眉間絶縁膜４の合計の膜厚が厚く断差部の側
面部において金属電極７の膜厚が薄くなり断線し易い形
状と々る。この様な金属電極の断線は信頼性上非常に大
きな問題である。特に高周波電力用ＭＯ８ＦＩＣτの場
合流れる電流が大きい為、破壊が短時間で起きるか、も
しくはソース側の抵抗が徐々に増大し、利得が低下する
ので特性上問題である。

本発明は、かかる点に鑑みてなされたもので。

Ｖ字溝を用いて、表面側の電極を′基板と低抵抗で接続
する半導体装置の製造方法において、Ｖ字溝を精度良く
形成でき、しかも段差が軽減され金属電極の段線等のな
い優れた半導体装置の製造方法を提供することを目的と
しており、これにより高周波電力用ＭＯ８ＦＥＴの信頼
性の向上及び特性の安定化を図ることができる。

問題点を解決する為の手段 本発明は上記問題点を解決する為、窒化膜を用いて選択
酸化を行ない、窒化膜を除去した後層間絶縁膜を全面に
堆積し、窒化膜の位置していた非選択酸化領域中に、窒
化膜の形状と略同一形状で寸法の小なる眉間絶縁膜の開
口部を設け、この開口部にＶ字溝を形成する。

作用 本発明は上記した選択酸化の工程をＶ字溝形成前に行な
い、非選択酸（ヒ領域中にＶ字溝を形成するので、従来
酸化膜の開口部の形成に必要であった厚い酸化膜のエツ
チングを必要とせず、層間絶縁膜のエツチングだけで済
む。従って、Ｖ字溝の窓幅を精度良く形成でき、長時間
のエツチングをする必要がない。又、厚い酸化膜がない
ので、断差が軽減され断差側面部分における金属電極の
膜厚の減少による断線等も発生しにくくなる。

実施例 第１図ａ　％　ｄは、本発明の半導体装置の製造方法の
第１の実施例を示す工程の断面構造図である。

第１図において第４図と等価な構成部分には同一の参照
番号及び記号を付して示す。

第１図とは窒化膜を用いた選択酸化の工程である。Ｐ　
型半導体基板１の上層には、基板より低濃度なＰ型エピ
タキシャル層２が堆積されており、その主面上に下敷酸
化膜８及び窒化膜９が形成され、酸化される。この結果
窒化膜９のない部分には１μｍ程度の厚さを有する酸化
膜３が形成される。窒化膜９はＶ字溝を形成する領域に
残しておけば良い。又、第１図には示していないが、隣
接するＭＯＳＦＥＴのアクティブ領域の形成及びフィー
ルド酸化膜の成長には一般に選択酸化が用いられるので
、このフィールド酸化膜の領域にＶ字溝形成の為の窒化
膜９を残しておけば新たに工程を増やす必要がない。第
１図すは５００ｎｍ程度の眉間絶縁膜４の堆積の後、窒
化膜９の位置していた非選択酸化領域中に開口部６を設
け、Ｐ型エピタキシャル層２を露出させる工程である。

この開口部６の形状は、窒化膜９の形状と略同−で寸法
は窒化膜よりも小さく形成され、選択酸化によって発生
するバーズビークよりも内側に位置しそいれば良い。第
１図Ｃは、Ｖ字溝６を形成する工程で、この結果Ｐ型エ
ピタキシャル層２を貫通し。

Ｐ＋型半導体基板１に到達するＶ字溝６が形成される。

又、Ｖ字溝６の形成の後、イオン注入等の方法によりＶ
字溝６の側面傾斜部分に側面高濃度領域１０を作れば、
表面からＰ　型半導体基板１への抵抗分を一層低下させ
ることができる。第１図ｄは、金属電極７をＶ字溝６に
配線し、表面の電極をＰ＋型半導体基板１に接続する工
程である。

本発明によれば、第１図と及びｂに示す様に、Ｖ字溝の
形成領域は、窒化膜９を用いた非選択酸化領域中にあシ
、薄い下敷酸化膜８及び層間絶縁膜４に開口部６を設け
ればＶ字溝を形成でき、１μｍ程度の厚さを有する厚い
酸化膜３をエツチングする必要がない。従って、サイド
エツチング等が少なく精度良く７字溝を形成できる。又
、第１図Ｃ及びｄに示す様に、Ｖ字溝６の形成に用いる
眉間絶縁膜４及び下敷酸化膜８０合計の膜厚が薄いので
断差が小さく金属電極７をＶ字溝ｅに配線しても断差部
側面部において膜厚が薄くなるのが軽減でき断線及び抵
抗分の増大を防ぎ信頼性の向上及び特性の安定化を図る
ことができる。

第２図は、本発明の半導体装置の製造方法により形成さ
れたＶ字溝近傍の平面図である。第２図において、選択
酸化によって１μｍ程度の酸化膜３の形成されるのは、
選択酸化膜エツジ１１の外側の領域であシ、Ｖ字溝６の
外側に位置している。

眉間絶縁膜４は、開口部エツジ１２の外側の領域に残さ
れる。Ｖ字溝６は、開口部エツジ１２の内側に形成され
ており、金属電極７がＶ字溝６に配線されている。

第３図は、本発明の半導体装置の製造方法の第２の実施
例を示す断面図で１通常の横型ＭＯ８ＦＥＴのソース電
極を本発明の半導体装置の製造方法を用いて形成したＶ
字溝により半導体基板と接続した例である。第３図にお
いて、第１図、第２図及び第４図と等価な構成部分には
同一の参照番号及び記号を付して示すものとする。

第３図において、ＭＯ３ＦＩＣ丁のＮ　型ソース領域１
３からは、ソース電極１４がフィー・ルド部分の酸化膜
３及び層間絶縁膜４上に引き出されＶ字溝６を介して戸
型半導体基板１と低抵抗で接続される。チップの表面に
は、Ｎ＋型ドレイン領域１５から引き出されたドレイン
電極１６及びゲート電極１７が位置する。本発明の半導
体装置の製造方法をＶ字溝の領域に用いていることで、
Ｖ字溝がＭＯＳＦＥＴのアクティブ領域の外側の厚い酸
化膜に囲まれていても、精度よく形状が再現でき、しか
もソース電極１４のＶ字溝における断線等による信頼性
の低下及び特性の不安定性を防ぐことができるのである
。

発明の効果 以上述べてきたように、本発明により次の効果がもたら
される。

（１）薄い酸化膜厚を有する非選択酸化領域に酸化膜の
開口部を形成するので、エツチング時に発生するサイド
エッチ量が小さく精度良くＶ字溝を形成できる。

（２）　　酸化膜の開口部における急峻な断差が軽減さ
れるので、Ｖ字溝に金属電極を配線しても段差部分にお
ける金属電極の断線を防ぐことができる。

（３）開口部形成後に、基板と同一導電型の不純物を導
入することで、基板への抵抗分をさらに下げることがで
きる。

【図面の簡単な説明】

第１図及び第２図は本発明の半導体装置の製造方法の第
１の実施例を示す断面構造図及び平面図。 第３図は本発明の第２の実施例を示す断面構造図、第４
図は従来の半導体装置の製造方法を示す断面構造図であ
る。 １・・・・・・Ｐ型半導体基板、２・・・・・・Ｐ型エ
ピタキシャル層、３・・・・・・酸化膜、４・・・・・
・層間絶縁膜、６・・・・・・Ｖ字溝、７・・・・・・
金属電極、９・・・・・・窒化膜、１゜・・・・・・側
面高濃度領域、１１・・・・・・選択酸化膜エツジ。 １２・・・・・・開口部エツジ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
ｒＭ 第３図

Claims (2)

【特許請求の範囲】
1. （１）一導電型の半導体基板上に形成され、半導体基板
   と同一導電型で、半導体基板より低不純物濃度のエピタ
   キシャル層の主面側に、選択的に窒化膜を形成し選択酸
   化する工程と、窒化膜を除去した後に選択酸化により形
   成された酸化膜厚よりも薄い絶縁膜を全面に堆積し、窒
   化膜の位置していた非選択酸化領域中に窒化膜の形状と
   略同一形状で寸法の小なる絶縁膜の開口部を設け、エピ
   タキシャル層を露出する工程と、前記開口部より異方性
   エッチングによりエピタキシャル層を貫通し半導体基板
   に到達するＶ字溝を形成する工程と、Ｖ字溝に金属電極
   を形成する工程とを有していることを特徴とする半導体
   装置の製造方法。
2. （２）Ｖ字溝の形成の後、開口部より基板と同一導電型
   の不純物をＶ字溝側面に導入することを特徴とする特許
   請求の範囲第１項記載の半導体装置の製造方法。