JPS6233457A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6233457A JPS6233457A JP17341685A JP17341685A JPS6233457A JP S6233457 A JPS6233457 A JP S6233457A JP 17341685 A JP17341685 A JP 17341685A JP 17341685 A JP17341685 A JP 17341685A JP S6233457 A JPS6233457 A JP S6233457A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- film
- polycrystalline silicon
- metal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に、コンタクト
幅が１μｍ以下で段差の大きいコンタクトで、コンタク
ト抵抗を著しく但くする新規の構造に関するもので、更
に詳しくはエミツタ幅の狭いバイポーラ型トランジスタ
に関するものである。
幅が１μｍ以下で段差の大きいコンタクトで、コンタク
ト抵抗を著しく但くする新規の構造に関するもので、更
に詳しくはエミツタ幅の狭いバイポーラ型トランジスタ
に関するものである。
近年、コンタクト間距離、特にペース、エミッタ間距離
がサブミクロンレベルまで縮小されたトランジスタが、
さまざまなセルファライン技術を使用して開発されてき
ているが、一般的にこれらのトランジスタは各電極の引
出しを多結晶シリコン膜を用いて行なっている。
がサブミクロンレベルまで縮小されたトランジスタが、
さまざまなセルファライン技術を使用して開発されてき
ているが、一般的にこれらのトランジスタは各電極の引
出しを多結晶シリコン膜を用いて行なっている。
しかし、各電極の引出しを多結晶シリコン膜を用いて行
う場合、工ばツタ幅が非常に狭くなってくると、この引
出しの多結晶シリコンの部分の抵抗が増え、エミッタ抵
抗が犬きくなってしまう。
う場合、工ばツタ幅が非常に狭くなってくると、この引
出しの多結晶シリコンの部分の抵抗が増え、エミッタ抵
抗が犬きくなってしまう。
エミッタ抵抗が増えると、例えば、アナログアンプに使
用した時は、高周波特性の低下（利得の低下）するとい
う問題がある。この為、トランジスタサイズを縮小し、
エミッタを非常に狭くできたとしても、その特性を十分
に引き出せなくなってしまう。そこで、このエミッタの
狭い所に、金属膜を付着すれば問題は解決するが、従来
の蒸着法、スパッタ法で付着した膜は、狭くて、段差の
ある所は覆う事ができず、深い溝を作ってしまい、金属
膜が段切扛してしまうという欠点があった。
用した時は、高周波特性の低下（利得の低下）するとい
う問題がある。この為、トランジスタサイズを縮小し、
エミッタを非常に狭くできたとしても、その特性を十分
に引き出せなくなってしまう。そこで、このエミッタの
狭い所に、金属膜を付着すれば問題は解決するが、従来
の蒸着法、スパッタ法で付着した膜は、狭くて、段差の
ある所は覆う事ができず、深い溝を作ってしまい、金属
膜が段切扛してしまうという欠点があった。
本発明は、上記した従来の欠点を除去し、微細化された
サブミクロンレベルのエミッタをもつトランジスタで、
エミッタ抵抗が著しく小さく、また工ばツタ部に段差の
ないトランジスタを提供することを目的とする。
サブミクロンレベルのエミッタをもつトランジスタで、
エミッタ抵抗が著しく小さく、また工ばツタ部に段差の
ないトランジスタを提供することを目的とする。
本発明の半導体集積回路装置は、シリコン基板上に形成
された第一絶縁膜と、該第一絶縁膜に選択的に形成され
た第一開口部と、該第一開口部を扱うように形成された
膜厚が２０００Å以上の多結晶シリコン膜と、該多結晶
シリコン膜に前記第一開口部に含まれ、かつ前記シリコ
ン基板に至る少なくとも一方の幅が１μｍ以下に形成さ
れた第２開口部と、該第２開口部の側壁を含み該第２開
口部を形成した前記多結晶シリコン膜を覆うように形成
された第二絶縁膜と、前記第２開口部内の前記シリコン
基板上に形成された膜厚が２０００Ａ以下の金属シリサ
イド膜と、該金属シリサイド膜上に第２開口部を埋設す
るように選択的に金属ＣＶＤ法により形成された金属層
とを有して構成される。
された第一絶縁膜と、該第一絶縁膜に選択的に形成され
た第一開口部と、該第一開口部を扱うように形成された
膜厚が２０００Å以上の多結晶シリコン膜と、該多結晶
シリコン膜に前記第一開口部に含まれ、かつ前記シリコ
ン基板に至る少なくとも一方の幅が１μｍ以下に形成さ
れた第２開口部と、該第２開口部の側壁を含み該第２開
口部を形成した前記多結晶シリコン膜を覆うように形成
された第二絶縁膜と、前記第２開口部内の前記シリコン
基板上に形成された膜厚が２０００Ａ以下の金属シリサ
イド膜と、該金属シリサイド膜上に第２開口部を埋設す
るように選択的に金属ＣＶＤ法により形成された金属層
とを有して構成される。
また、シリコン基板上に形成された第一絶縁膜並びに多
結晶シリコン膜を徨うように形成された第二絶縁膜とし
ては二層以上の同質または異質あるいはそれらを組合わ
せた絶縁膜を用いてもよい。
結晶シリコン膜を徨うように形成された第二絶縁膜とし
ては二層以上の同質または異質あるいはそれらを組合わ
せた絶縁膜を用いてもよい。
また、第一開口部を覆うように形成された多結晶シリコ
ン膜をペースの引出し電極とし、第二開口部内に形成さ
れた金属ＣＶＤ法により形成された金属層をエミッタの
引出し電極として用いることにより効果的に半導体集積
回路装置を構成することができる。
ン膜をペースの引出し電極とし、第二開口部内に形成さ
れた金属ＣＶＤ法により形成された金属層をエミッタの
引出し電極として用いることにより効果的に半導体集積
回路装置を構成することができる。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例及びその製造
方法を説明するために工程順に示した断面図である。
方法を説明するために工程順に示した断面図である。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
内で将来トランジスタを形成する領域に１０１０１９ａ
ｔｏ／ｃｍ以上の濃度のＮ型埋込み層２を形成し、その
Ｎ型埋込み層を含む表面にＮ型のエピタキシセル層２０
を皿上１０μｍｆ形膚ナス〜七の後絶縁分離膜３を形成
し、次いで酸化膜４を形成し、酸化膜４の開口部を通し
てコレクタ拡散層５を形成する。
内で将来トランジスタを形成する領域に１０１０１９ａ
ｔｏ／ｃｍ以上の濃度のＮ型埋込み層２を形成し、その
Ｎ型埋込み層を含む表面にＮ型のエピタキシセル層２０
を皿上１０μｍｆ形膚ナス〜七の後絶縁分離膜３を形成
し、次いで酸化膜４を形成し、酸化膜４の開口部を通し
てコレクタ拡散層５を形成する。
次に、第１図（ｂ）に示すように、第一開口部２１を形
成し、開口部を含む表面に５００ＯＡの膜厚の多結晶シ
リコン膜６を形成する。
成し、開口部を含む表面に５００ＯＡの膜厚の多結晶シ
リコン膜６を形成する。
次に、第１図（Ｃ）に示すように、多結晶シリコン膜６
に対し、将来ペース領域に接続する多結晶シリコン膜に
は５０ＫｅＶ、１０ ａｔｏｍｓ／ｃｍのホウ素をイ
オン注入し、またもう一方の将来コレクタとなる多結晶
シリコン膜へは５０ ＫｅＶ 、 １０ ａｔｏｍｓ
／ｃｍ のリンをイオン注入する。
に対し、将来ペース領域に接続する多結晶シリコン膜に
は５０ＫｅＶ、１０ ａｔｏｍｓ／ｃｍのホウ素をイ
オン注入し、またもう一方の将来コレクタとなる多結晶
シリコン膜へは５０ ＫｅＶ 、 １０ ａｔｏｍｓ
／ｃｍ のリンをイオン注入する。
続いて、幅が１．５μｍの第二開口部２２を形成し、５
０００Ａの膜厚のＣＶＤ酸化膜７を形成する。
０００Ａの膜厚のＣＶＤ酸化膜７を形成する。
その後コンタクト部のペース領域８を９５０℃。
３０分のＮ：・雰囲気の押込み拡散により形成する。
次いで異方性エツチングにより第二開口部中央の酸化膜
をエツチング除去し、更に薄い酸化膜を形成したのち、
２０ＫｅＶ、１０ ａｔｏｍｓ／ａｍ のホウ素をイ
オン注入し、さらに３０ＫｅＶ、 ｌ（５！６ａｔｏｍ
ｓ７ｃｍ”のヒ素をイオン注入し、熱処理を施し、活性
ペース領域とエミッタ領域９を形成する。
をエツチング除去し、更に薄い酸化膜を形成したのち、
２０ＫｅＶ、１０ ａｔｏｍｓ／ａｍ のホウ素をイ
オン注入し、さらに３０ＫｅＶ、 ｌ（５！６ａｔｏｍ
ｓ７ｃｍ”のヒ素をイオン注入し、熱処理を施し、活性
ペース領域とエミッタ領域９を形成する。
白金シソサイド膜１０を形成し、次いで、白金シリサイ
ド膜１０上に選択的金属ＣＶＤ法によりタングステン膜
１１を選択的に形成し開口部を埋設する。次いでアルミ
ニウム配線１２を形成すると本実施例は完成する。
ド膜１０上に選択的金属ＣＶＤ法によりタングステン膜
１１を選択的に形成し開口部を埋設する。次いでアルミ
ニウム配線１２を形成すると本実施例は完成する。
なお、ここで絶縁分離膜にトレンチ法による分離膜を用
いるとトランジスタをより縮少させることができる。
いるとトランジスタをより縮少させることができる。
以上説明した様に、本発明によれば、多結晶シリコン膜
を用い、縮少されたサブミクロンレベルのエミッタを持
つトランジスタがエミッタ抵抗が著しく小さ゛ぐ、かつ
エミッタ部に段差のない状態で実現できる。
を用い、縮少されたサブミクロンレベルのエミッタを持
つトランジスタがエミッタ抵抗が著しく小さ゛ぐ、かつ
エミッタ部に段差のない状態で実現できる。
第１図（ａ）〜（ｄ）は本発明の一実施例及びその製造
方法を説明するために工程順に示した断面図である。 １・・・・・・シリコン基板、２・・・・・・埋込み層
、３・・・・・・絶縁分離膜、４・・・・・・酸化膜、
５・・・・・・コレクタ拡散層、６゛°”・・・多結晶
シリコン膜、８・・・・・・ベース領域、９°°°゛°
°エミツタ領域、１０・・・・・・白金シリサイド膜、
１１・・・・・・タングステンＣＶＤ膜、１２・・・・
・・アルミ−ラム膜、２０・・・・・・エピタキシャル
層、２１・・・・・・第一開口部、２２・・・・・・第
二開口部。 代理人 弁理士 内 原 晋／’ 、”、”’、
’−亭）−１Ｉ 葛 ｆ 図
方法を説明するために工程順に示した断面図である。 １・・・・・・シリコン基板、２・・・・・・埋込み層
、３・・・・・・絶縁分離膜、４・・・・・・酸化膜、
５・・・・・・コレクタ拡散層、６゛°”・・・多結晶
シリコン膜、８・・・・・・ベース領域、９°°°゛°
°エミツタ領域、１０・・・・・・白金シリサイド膜、
１１・・・・・・タングステンＣＶＤ膜、１２・・・・
・・アルミ−ラム膜、２０・・・・・・エピタキシャル
層、２１・・・・・・第一開口部、２２・・・・・・第
二開口部。 代理人 弁理士 内 原 晋／’ 、”、”’、
’−亭）−１Ｉ 葛 ｆ 図
Claims (3)
- （１）シリコン基板上に形成された第一絶縁膜と、該第
一絶縁膜に選択的に形成された第一開口部と、該第一開
口部を覆うように形成された膜厚が２０００Å以上の多
結晶シリコン膜と、該多結晶シリコン膜に前記第一開口
部に含まれ、かつ前記シリコン基板に至る少なくとも一
方の幅が１μｍ以下に形成された第２開口部と、該第２
開口部の側壁を含み該第２開口部を形成した前記多結晶
シリコン膜を覆うように形成された第二絶縁膜と、前記
第２開口部内の前記シリコン基板上に形成された膜厚が
２０００Å以下の金属シリサイド膜と、該金属シリサイ
ド膜上に第２開口部を埋設するように選択的に金属ＣＶ
Ｄ法により形成された金属層とを有することを特徴とす
る半導体集積回路装置。 - （２）シリコン基板上に形成された第一絶縁膜並びに多
結晶シリコン膜を覆うように形成された第二絶縁膜が、
二層以上の同質または異質あるいはそれらを組合わせた
絶縁膜である特許請求の範囲第（１）項記載の半導体集
積回路装置。 - （３）第一開口部を覆うように形成された多結晶シリコ
ン膜をベースの引出し電極とし、第二開口部内に形成さ
れた金属ＣＶＤ法により形成された金属層をエミッタの
引出し電極とした特許請求の範囲第（１）項記載の半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17341685A JPS6233457A (ja) | 1985-08-06 | 1985-08-06 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17341685A JPS6233457A (ja) | 1985-08-06 | 1985-08-06 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6233457A true JPS6233457A (ja) | 1987-02-13 |
Family
ID=15960034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17341685A Pending JPS6233457A (ja) | 1985-08-06 | 1985-08-06 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6233457A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411365A (en) * | 1987-07-03 | 1989-01-13 | Nippon Telegraph & Telephone | Semiconductor device and manufacture thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713760A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS5768067A (en) * | 1980-10-15 | 1982-04-26 | Nec Corp | Manufacture of semiconductor device |
| JPS57128063A (en) * | 1981-01-30 | 1982-08-09 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS57176762A (en) * | 1981-04-22 | 1982-10-30 | Nec Corp | Semiconductor device |
| JPS57206071A (en) * | 1981-06-12 | 1982-12-17 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
-
1985
- 1985-08-06 JP JP17341685A patent/JPS6233457A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713760A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS5768067A (en) * | 1980-10-15 | 1982-04-26 | Nec Corp | Manufacture of semiconductor device |
| JPS57128063A (en) * | 1981-01-30 | 1982-08-09 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS57176762A (en) * | 1981-04-22 | 1982-10-30 | Nec Corp | Semiconductor device |
| JPS57206071A (en) * | 1981-06-12 | 1982-12-17 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411365A (en) * | 1987-07-03 | 1989-01-13 | Nippon Telegraph & Telephone | Semiconductor device and manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07118478B2 (ja) | 横方向トランジスタの製造方法 | |
| JPS62588B2 (ja) | ||
| JPH0361337B2 (ja) | ||
| EP0052198A2 (en) | Method of manufacturing semiconductor devices using self-alignment techniques | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| US5480816A (en) | Method of fabricating a bipolar transistor having a link base | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0541385A (ja) | 半導体装置とその製造方法 | |
| JPH0199257A (ja) | シリサイド接触を有するバイポーラ半導体デバイスの製造方法 | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6233457A (ja) | 半導体集積回路装置 | |
| JP2538077B2 (ja) | 半導体装置の製造方法 | |
| JP2511318B2 (ja) | バイポ―ラトランジスタ | |
| JPS63287061A (ja) | 近接したデバイス領域を有するバイポーラトランジスタの形成方法 | |
| JPS6122866B2 (ja) | ||
| JP2576373B2 (ja) | 半導体装置及びその製造方法 | |
| JP2707646B2 (ja) | 半導体装置の製造方法 | |
| US6808999B2 (en) | Method of making a bipolar transistor having a reduced base transit time | |
| JPS58206158A (ja) | 半導体装置の製造方法 | |
| JP3146490B2 (ja) | 半導体装置の製造方法 | |
| JP2602490B2 (ja) | 半導体装置の製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPH0550856B2 (ja) | ||
| JPS625657A (ja) | 半導体集積回路装置 |