JPS6233345Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は集積回路の外部に遅延線を接続してな
る混成回路に関する。

近時ほとんどの電子回路は集積回路化される傾
向にあるが、インダクタンスを含む回路、例えば
コイルとコンデンサを組合せて構成される遅延線
の回路等のように集積回路化が困難なものもあ
る。従つて全体の回路に集積回路化の困難な回路
を含む場合には、集積回路の外部でこのような回
路を接続する必要が生ずる。TTL等の飽和型論
理回路に遅延線を接続する場合にもこのような必
要が生ずる。

従来は第１図の斜視図で示すように移送成形法
を用いて形成された飽和型論理回路のデユアルイ
ンラインパツケージ（以下DIPという）１１の上
に遅延線を構成するコイル１２、コンデンサ１３
を固着し、DIP１１の上側に折り曲げた端子１５
や下側に折り曲げた端子１６に遅延線のリード線
１４をからげて半田付けすることにより、遅延線
と集積回路である飽和型論理回路との接続を行つ
た混成回路を得ていた。そしてDIP１１の下側に
本来折り曲げてある端子１６の下側だけを露呈さ
せた状態で注型法を用いて点線のように全体を樹
脂封止していた。

しかしこのような混成回路では１度完成した
DIP１１の端子を180゜上側に折り曲げることに
より端子強度が劣化し折れ易くなる。又リード線
１４を端子１５，１６にからげて半田付けする作
業は面倒であるし、半田が端子にそつて流れて半
田付けが不完全になる事故も発生しやすい。さら
に形状の本来大きなDIPと遅延線を一緒にして再
度樹脂封止するので混成回路の外形はいつそう大
きくなる。移送成形法によるDIPの規格以上の大
きさであるから当然移送成形法を用いたDIPによ
り樹脂封止することはできないから外観が悪く商
品価値は低下するし、樹脂封止の信頼性の点にお
いても劣つていた。

そこで本考案と同じ考案者は実願昭56−185890
において第２図の斜視図で示すような混成回路を
考案して第１図に示されている混成回路の欠点を
除いた。

第２図において１は合成樹脂の基板、２は集積
回路であるTTLが内部に構成されているフラツ
トパツケージ、３Ａ，３Ｂはフラツトパツケージ
２の端子、４Ａ，４Ｂ，４Ｃ，４Ｄは樹脂封止し
た時に外部に露呈する端子、５はフエライトのド
ラムコアに巻回されているコイル、６はコイル５
が巻回されているドラムコアを所定の位置に配置
するためのシート、７はチツプコンデンサ、８は
チツプ抵抗である。チツプコンデンサ７、チツプ
抵抗８は基板１上のリードパターンに直接面接続
される。

複数のコイル５とチツプコンデンサ７、終端抵
抗の役割をするチツプ抵抗８はいずれも基板１の
主表面に配置してあり、基板１に遅延線の回路が
構成されている。そして基板１の裏面がフラツト
パツケージ２上に載置してある。なお遅延線を構
成する回路素子を接続するために基板１に形成さ
れるリードパターン９は簡略化のため第２図では
遅延線に外部から接続が行なわれる主な側辺部分
を除き図示が省略されている。

フラツトパツケージ２の端子３Ａは上側に折り
曲げてあり、基板１の側辺で遅延線に接続してい
る。この側辺部分は第３図の拡大斜視図に示すよ
うに基板１の側辺に溝１０が設けられており、溝
１０の周辺にリードパターン９が形成されてい
る。又溝１０の奥に位置する細い切溝１７はリー
ド線を挟みこむ役割を有しており、例えばコイル
５の中間タツプのリード線が挟みこまれて半田付
けされる。リードパターン９には例えばチツプコ
ンデンサ７の片側の電極が接続される。そしてフ
ラツトパツケージ２の端子３Ａを溝１０に嵌合さ
せて半田付けすることにより、リードパターン９
と端子３Ａが接続され遅延線の回路と集積回路が
接続される。なお基板１に遅延線を構成するため
のリードパターン９の全体の配置方法、回路素子
との接続方法等はすでに良く知られており、本考
案の要旨ではないので種々の変形を含めてこれ以
上の説明を要しないであろう。

さらにフラツトパツケージ２の残りの端子３Ｂ
は水平に突出させた本来の状態で短かく切断さ
れ、外部接続の不要なものを除き端子４Ａに接続
される。端子４Ａは下側に折り曲げられ、第２図
では片側しか見えていないがフラツトパツケージ
２を挟んで２列に引き出される。端子３Ｂと端子
４Ａの接続部分は第４図の拡大斜視図に示してあ
るように、端子４Ａの接続部分の幅を端子３Ｂの
幅よりも広くすると共に、その接続部分の先端を
上側に折り曲げて切欠部１８を形成し、切欠部１
８に端子３Ｂを嵌合させる。そして半田付けする
ことにより端子３Ｂと端子４Ａの主表面が接触し
た状態で接続される。

端子４Ｂ，４Ｃ，４Ｄは基板１の側辺で遅延線
の回路に接続しており、夫々混成回路の接地用、
入力用、高電位用の端子である。端子４Ｂ，４
Ｃ，４Ｄが接続している基板１の側辺部分は、端
子３Ａで説明した場合と同様にしてある。又端子
４ＡはTTLの出力用、端子３Ａは大部分がTTL
の入力用の端子である。端子４Ａ，４Ｂ，４Ｃ，
４Ｄを露呈させた状態で移送成形法を用いて全体
が点線のようにDIPにより樹脂封止される。

第５図は第２図の混成回路の回路図であり、第
２図と同一部分は同じ符号を付与してある。又遅
延線の回路部分は点線で囲み示してある。この混
成回路は端子４Ｃに接続するTTLを除いて入力
信号が一定時間遅延して夫々のTTLに入力する
ようにしてある。

次にこの混成回路の製造方法についてその１例
を第６図を参照しながら説明する。第６図には遅
延線が構成されている基板１、TTLが内部に構
成されているフラツトパツケージ２、リードフレ
ーム１９が夫々平面図で示してある。

リードフレーム１９の枠２０には内側に向つて
後に端子４Ａ，４Ｂ，４Ｃ，４Ｄとなるリード２
１が形成してある。２２は切欠部１８となる凹部
である。このリード２１は点線に沿つて先端を上
側に折り曲げられる。フラツトパツケージ２の端
子３は後に端子３Ａ，３Ｂとなり、端子３Ａとな
るものは点線に沿つて上側に折り曲げられ、端子
３Ｂとなるものは点線に沿つて切断される。そし
て基板１をフラツトパツケージ２上に載置し、上
側に折り曲げた端子３を基板１の側辺の溝１０に
嵌合させる。

さらに基板１と１体になつたフラツトパツケー
ジ２をリードフレーム１９上に置き、折り曲げら
れたリード２１と水平な状態で切断された端子３
とを接続すると共に凹部２２のないリード２１を
基板１の溝１０に嵌合させる。この状態で溝１０
の近傍を半田付けした後、移送成形法を用いて樹
脂封止する。その後リード２１をタイバー２３、
枠２０から切断すると共に下側に折り曲げること
により、第２図のような混成回路が完成する。

この混成回路は集積回路のフラツトパツケージ
２上に遅延線を構成した基板１を載置してフラツ
トパツケージ２の折り曲げた端子３Ａにより基板
の側辺で遅延線の回路と集積回路とが接続され
る。又フラツトパツケージ２の端子３Ｂは別の端
子４Ａに接続されてDIPの外部に引き出される。
従つて従来の混成回路のようにdIPの端子を180
゜折り曲げるのと異り、端子強度が劣化して折れ
ることはない。又遅延線のリードパターン９にフ
ラツトパツケージ２の端子３Ａが半田付けされる
から、リード線を端子にからげる作業は不要であ
るし、端子にそつて半田が流れ去ることもなくな
る。又溝１０に端子３Ａが嵌合するようにすれば
いつそう半田付けは確実に行なわれる。無論端子
４Ａと端子３Ｂとの接続においても実施例のよう
に端子４Ａの幅を端子３Ｂのそれよりも広くしか
つ切欠部１８に嵌め込んで半田付けすれば接続は
いつそう確実になる。

又集積回路のパツケージとしてDIPよりも形状
の小さいフラツトパツケージを用いてあるのでそ
の上に遅延線の基板を載置しても全体の大きさは
移送成形法を用いたDIPにより樹脂封止できる大
きさ以内にある。第２図のように遅延線を構成す
るコイルやコンデンサ等の回路素子を基板の片側
主表面に配置し、回路素子のない裏面をフラツト
パツケージ上に載置するようにすればいつそう厚
みも薄くできる。従つて移送成形法を用いて全体
を樹脂封止できるので外観が美しくなり形状も小
型になる。そしてプリント基板等に実装した場合
には実装密度を向上させることができる。

製造方法においても第６図のようにあらかじめ
遅延線を構成した基板１、集積回路のフラツトパ
ツケージ２、リードフレーム１９を別に用意し、
順次リードフレーム１９上に重ねて樹脂封止すれ
ばよいので簡単である。

端子４Ａの先端は上側に折り曲げて切欠部１８
を形成したが下側に折り曲げてもよい。その場合
には端子３Ｂを端子４Ａの下側に位置させ切欠部
に嵌合させるとよい。又集積回路はTTL等の論
理回路に限定する必要はなく種々の集積回路を用
い得る。

ところで第２図の混成回路においてDIPの外側
に露呈している端子４Ａとフラツトパツケージ２
の端子３Ｂの接続部分では端子４Ａが端子３Ｂと
同じ位置でしかも同じ方向に水平に延びており、
端子４Ａがそのままの状態で下側に折り曲げられ
ている。しかしながら端子３Ｂと外側に露呈する
端子４Ａの位置が一致しない場合もある。例えば
客先の仕様で複数の端子４Ａの夫々の位置が定ま
つており、任意の端子４Ａとその任意の端子４Ａ
に接続させたいフラツトパツケージ２の端子３Ｂ
の位置が一致しない場合があり、第２図の混成回
路では不都合を生ずる。

本考案はこのような技術問題を解決するための
混成回路の改良にある。

本考案は複数のコイルとコンデンサを配置して
構成された遅延線の基板が集積回路のフラツトパ
ツケージ上に載置してあり、フラツトパツケージ
の端子を上側に折り曲げ該基板の側辺で遅延線の
回路と集積回路とが接続されており、フラツトパ
ツケージの折り曲げなかつた端子を別の端子に接
続して該別の端子を下側に折り曲げ該フラツトパ
ツケージを挟んで２列に引き出すと共に該別の端
子の一端を露呈させた状態で全体を樹脂封止して
ある混成回路において、少くとも１つの該別の端
子のフラツトパツケージ側の端はＵ字形に形成さ
れ、Ｕ字形の片方の先端がフラツトパツケージの
折り曲げなかつた端子と接続しており、他方の先
端が遅延線の基板の側辺に固定されていることを
特徴とする。

以下本考案の混成回路の実施例を示す第７図を
参照しながら説明する。第７図は樹脂封止する前
の混成回路の隅の部分を示す一部斜視図であり、
第２図と対比させれば理解が容易になる。従つて
第２図と同一部分は同じ符号を付与してある。

第７図において、１は合成樹脂の基板、２は集
積回路であるTTLが内部に構成されているフラ
ツトパツケージ、３Ａ，３Ｂはフラツトパツケー
ジ２の端子、４Ａ，４Ｅは樹脂封止した時に外部
に露呈する端子である。

基板１には第２図と同じように種々の回路素子
により遅延線が構成されているが図示を省略され
ている。

フラツトパツケージ２の端子３Ａは上側に折り
曲げてあり、基板１の側辺で遅延線に接続してい
る。この側辺部分は第３図に示してあるとうりで
あり、端子３Ａは側辺部分のリードパターン９に
接続される。フラツトパツケージ２の短かく切断
された端子３Ｂの１つは端子４Ａに接続されてい
る。この端子３Ｂと端子４Ａの接続部分は第４図
で説明したようになつている。この場合端子４Ａ
は端子３Ｂと同じ位置でしかも同一方向に延びる
水平面２４を有しており、この水平面２４から下
側に折り曲げられている。端子３Ｂの残りの１つ
は端子４Ａとは形状の異る端子４Ｅに接続されて
いる。端子４Ｅのフラツトパツケージ側の端はＵ
字形に形成され、水平面２７で結ばれた左側の水
平面２５と右側の水平面２６を有している。水平
面２５と水平面２６は平行に位置し、夫々の先端
は上側に折り曲げられている。又水平面２７がそ
の内側にある端子３Ａに接触しないように形成さ
れていることは言うまでもない。左側の水平面２
５は端子３Ｂと同じ位置でしかも端子３Ｂと同じ
方向に延びており、その先端が端子４Ａと同じよ
うに形成されて端子３Ｂと接続している。右側の
水平面２６の先端は基板１の上側まで延びてお
り、折り曲げられた部分の幅よりも狭くなつた部
分が基板１の側辺で端子３Ａと同じようにして側
面の溝に嵌合し、リードパターン９に半田付けさ
れることにより固着されている。水平面２７から
左右の水平面２５，２６とは反対方向に水平面２
８が引き出して形成され、その水平面２８が下側
に折り曲げられている。端子４Ｅはこのようにし
て形成され、Ｕ字形の先端の片側でフラツトパツ
ケージの端子３Ｂに接続され、他方の先端は基板
１に固着されている。端子４Ｅが基板１へ固着さ
れる部分にあるリードパターン９は、端子４Ｅを
固定することを主な目的とするから回路素子へ接
続されていないパターン、いわゆるその部分だけ
にあるあきパターンでよい。かくしてDIPの外側
に露呈する部分の位置は接続される端子３Ｂの位
置に関係なく水平面２７から水平面２８を引き出
す位置を選択することにより自由に決定できる。
しかも端子４Ｅは先端の２ケ所で固定されている
から端子強度も強い。もし端子４Ｅの右側の基板
１に固着される部分を除き、端子３Ｂだけで固定
するようにしてクランク状に形成した場合には端
子強度が弱くなり折れやすくて使用に耐えないこ
とは明らかである。第７図の実施例では混成回路
の隅の部分で端子４Ｅと、その外側に露呈する部
分の位置とは異る位置にある端子３Ｂとの接続状
態を示したが端子４Ｅを用い得る混成回路の場所
を限定する必要はない。又製造方法においてもリ
ードフレームを用いて第６図のように行い得るこ
とは言うまでもない。

以上述べたように本考案は同じ考案者にかかる
混成回路の改良に関し、外側に露呈する端子の位
置が定まつていても、そのことに拘束されること
なくフラツトパツケージ２の端子３Ｂと外側に露
呈する端子との接続が可能である。従つて設計の
自由度が広がり実用性が高い。

【図面の簡単な説明】

第１図：集積回路と遅延線を接続した従来の混
成回路の斜視図、第２図：本考案を用い得る混成
回路の斜視図、第３図、第４図：第２図の部分拡
大斜視図、第５図：第２図の回路図、第６図：第
２図の混成回路の製造方法を説明するための平面
図、第７図：本考案の混成回路の実施例を示す部
分斜視図。 １：基板、２：フラツトパツケージ、３，３
Ａ，３Ｂ：フラツトパツケージ２の端子、４Ａ，
４Ｂ，４Ｃ，４Ｄ，４Ｅ：端子、９：リードパタ
ーン、１０：溝、１１：デユアルインラインパツ
ケージ、１４：リード線、１５，１６：端子、１
７：切溝、１８：切欠部、１９：リードフレー
ム、２４，２５，２６，２７，２８：水平面。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 複数のコイルとコンデンサを配置して構成さ
   れた遅延線の基板が集積回路のフラツトパツケ
   ージ上に載置してあり、フラツトパツケージの
   端子を上側に折り曲げ該基板の側辺で遅延線の
   回路と集積回路とが接続されており、フラツト
   パツケージの折り曲げなかつた端子を別の端子
   に接続して該別の端子を下側に折り曲げ該フラ
   ツトパツケージを挟んで２列に引き出すと共に
   該別の端子の一端を露呈させた状態で全体を樹
   脂封止してある混成回路において、少くとも１
   つの該別の端子のフラツトパツケージ側の端は
   Ｕ字形に形成され、Ｕ字形の片方の先端がフラ
   ツトパツケージの折り曲げなかつた端子と接続
   しており、他方の先端が遅延線の基板の側辺に
   固着されていることを特徴とする混成回路。 (2) フラツトパツケージの端子と別の端子との接
   続部分では別の端子の幅がフラツトパツケージ
   の幅よりも広くしてあると共に上下いずれかの
   側に折り曲げてある先端に設けられた切欠部に
   フラツトパツケージの該端子が嵌合している実
   用新案登録請求の範囲第１項記載の混成回路。