JPS5967947U - 混成回路 - Google Patents

混成回路

Info

Publication number
JPS5967947U
JPS5967947U JP16372182U JP16372182U JPS5967947U JP S5967947 U JPS5967947 U JP S5967947U JP 16372182 U JP16372182 U JP 16372182U JP 16372182 U JP16372182 U JP 16372182U JP S5967947 U JPS5967947 U JP S5967947U
Authority
JP
Japan
Prior art keywords
terminal
flat package
delay line
hybrid circuit
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16372182U
Other languages
English (en)
Other versions
JPS6233345Y2 (ja
Inventor
早川　康満
遠藤　国久
Original Assignee
東光株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東光株式会社 filed Critical 東光株式会社
Priority to JP16372182U priority Critical patent/JPS5967947U/ja
Priority to US06/448,630 priority patent/US4506238A/en
Publication of JPS5967947U publication Critical patent/JPS5967947U/ja
Application granted granted Critical
Publication of JPS6233345Y2 publication Critical patent/JPS6233345Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Filters And Equalizers (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図：集積回路と遅延線を接続した従来の混成回路の
斜視図、第２Ｎ：本考案を用い得る混成回路の斜視図、
第３図、第４図：第２図の部分拡大斜視図、第５図：第
２図の回路図、第６図：第２図の混成回路の製造方法を
説明するための平面図、第７図二本考案の混成回路の実
施例を示す部分斜視図、 １：基板、２：フラットパッケージ、３．　３Ａ。 ３Ｂ：フラットパッケージ２の端子、４Ａ、　　４Ｂ。 ４Ｃ，４Ｄ、　　４Ｅ：端子、９：リードパターン、１
０：Ｌｌｌ：デュアルインラインパッケージ、１４・・
・リード線、１５，１６：端子、１７：切溝、１８：切
欠部、１９：リードフレーム、２４．　２５゜２６、　
２７．　２８：水平面。

Claims (2)

    【実用新案登録請求の範囲】
  1. （１）　　複数のコイルとコンデンサを配置して構成さ
    れた遅延線の基板が集積回路のフラットパッケージ上に
    載置してあり、フラットパッケージの端子を上側に折り
    曲げ該基板の側辺で遅延線の回路と集積回路とが接続さ
    れており、フラットパッケージの折り曲げなかった端子
    を別の端子に接続して該別の端子を下側に折り曲げ該フ
    ラットパッケージを挾んで２列に引き出すと共に該別の
    端子の一端を露呈させた状態で全体を樹脂封止しである
    混成回路において、少くとも１つの該別の端子のフラッ
    トパッケージ側の端はＵ字形に形成され、Ｕ字形の片方
    の先端がフラットパッケージの折り曲げなかった端子と
    接続しており、他方の先端が遅延線の基板の側辺に固着
    されていることを特徴とする混成回路。
  2. （２）フラットパッケージの端子と別の端子との接続部
    分では別の端子の幅がフラットパッケージの幅よりも広
    くしであると共に上下いずれかの側に折り曲げである先
    端に設けられた切欠部にフラットパッケージの該端子が
    嵌合している実用新案登録請求の範囲第１項記載の混成
    回路。
JP16372182U 1981-12-14 1982-10-28 混成回路 Granted JPS5967947U (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16372182U JPS5967947U (ja) 1982-10-28 1982-10-28 混成回路
US06/448,630 US4506238A (en) 1981-12-14 1982-12-10 Hybrid circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16372182U JPS5967947U (ja) 1982-10-28 1982-10-28 混成回路

Publications (2)

Publication Number Publication Date
JPS5967947U true JPS5967947U (ja) 1984-05-08
JPS6233345Y2 JPS6233345Y2 (ja) 1987-08-26

Family

ID=30359148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16372182U Granted JPS5967947U (ja) 1981-12-14 1982-10-28 混成回路

Country Status (1)

Country Link
JP (1) JPS5967947U (ja)

Also Published As

Publication number Publication date
JPS6233345Y2 (ja) 1987-08-26

Similar Documents

Publication Publication Date Title
JPS5967947U (ja) 混成回路
JPS5889953U (ja) 混成回路
JPH0383952U (ja)
JPH0410618Y2 (ja)
JPS61100173U (ja)
JPS5914349U (ja) フラツトパツケ−ジｉｃ
JPS6422074U (ja)
JPS609260U (ja) プリント板の接続構造
JPS60141153U (ja) 混成回路
JPS6033441U (ja) 半導体装置
JPS6338367U (ja)
JPH01104044U (ja)
JPS5978638U (ja) 電子部品接続構造
JPS6013633U (ja) シ−トスイツチの接続構成
JPS61177458U (ja)
JPS59104544U (ja) 集積回路装置
JPS6361788U (ja)
JPS60141154U (ja) 混成回路
JPS5866585U (ja) コネクタ
JPS5990273U (ja) ライザ
JPH01125541U (ja)
JPS60183468U (ja) 基板の導体パタ−ン形状
JPS6076017U (ja) トランス
JPS6237940U (ja)
JPS625616U (ja)