KR970003196Y1 - 디바이스의 구조 - Google Patents
디바이스의 구조 Download PDFInfo
- Publication number
- KR970003196Y1 KR970003196Y1 KR2019910002061U KR910002061U KR970003196Y1 KR 970003196 Y1 KR970003196 Y1 KR 970003196Y1 KR 2019910002061 U KR2019910002061 U KR 2019910002061U KR 910002061 U KR910002061 U KR 910002061U KR 970003196 Y1 KR970003196 Y1 KR 970003196Y1
- Authority
- KR
- South Korea
- Prior art keywords
- present
- lead
- substrate
- insertion rod
- rods
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Multi-Conductor Connections (AREA)
Abstract
내용없음.
Description
제1도는 본 고안의 사시도.
제2도는 제1도의 A-A선 단면도.
제3도는 본 고안의 설치상태도.
제4도는 종래의 디바이스 설치상태도.
* 도면의 주요부분에 대한 부호의 설명
1 : 칩 2 : 와이어
3 : 리드프레임 3a, 3b : 삽입봉
본 고안은 디바이스의 구조에 관한 것으로서, 좀더 구체적으로는 패키지의 외부로 리드가 노출되지 않도록하여 별도의 접속핀을 이용, 회로를 구성할 수 있도록 한 것이다.
종래의 디바이스는 제4도에 도시한 바와같이 패키지(11)의 양측으로 노출되도록 형성한 리드(12)를 기판(13)에 삽입한 후, 상호 리드(12)의 연결선(14)을 이용하여 회로를 구성하도록 되어 있다.
그러나 이러한 종래의 디바이스는 기판(13)에 설치시, 실장면적이 증가되어 제품의 콤팩트화가 거의 불가능하게 되었을뿐 아니라 리드(12)의 부식등으로 인해 저항이 증가되므로 디바이스의 특성이 변하게 되는 등의 결점이 있었다.
본 고안은 종래의 이와같은 결점을 감안하여 안출한 것으로서, 칩과 와이어로 연결되는 각 리드프레임의 상하방에 삽입봉을 형성함과 함께 이를 일체로 수지몰딩하여서된 디바이스의 구조가 제공된다.
이하, 본 고안을 일실시예로 도시한 첨부된 도면 제1도 내지 제2도를 참고로하여 더욱 상세히 설명하면 다음과 같다.
첨부도면 제1도는 본 고안의 사시도이고, 제2도는 제1도의 A-A선 단면도로서, 칩(1)과 와이어(2)로 상호 연결되는 각 리드프레임(3)의 상하방에 삽입봉(3a)(3b)이 형성되어 있어 삽입봉(3a)(3b)에 접속핀이나 통상의 디바이스 리드를 삽입 고정하게 된다.
첨부도면 제3도는 본 고안의 설치상태도로서, 기판(4)에 접속핀(5)을 납땜고정시킨후에 접속핀(5)에 디바이스를 얹어놓으면 디바이스의 저면에 형성된 삽입봉(3a)에 접속핀(5)이 삽입되므로 디바이스가 기판(4)에 고정된다.
이러한 상태에서 디바이스의 상방에 형성된 또다른 삽입봉(3b)이 통상의 디바이스 리드(6)를 삽입고정시키면 회로가 구성되는 것이다.
이상에서와 같이 본 고안은 기판(4)에 접속핀(5)을 납땜고정하여 본 고안의 디바이스와 통상의 디바이스를 적층되도록 설치할 수 있게 되므로 디바이스의 실장면적을 줄여 제품을 콤팩트화 시킬 수 있게 됨은 물론 삽입봉(3a)(3b)이 외부로 노출되어 있지않아 부식으로부터 보호할 수 있게 되므로 디바이스의 성능이 저하되는 것을 미연에 방지할 수 있게 되는 효과가 있다.
Claims (1)
- 칩(1)과 와이어(2)로 연결되는 각 리드프레임(3)의 상하방에 삽입봉(3a)(3b)을 형성함과 함께 이를 일체로 수지몰딩하여서 됨을 특징으로 하는 디바이스의 구조.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910002061U KR970003196Y1 (ko) | 1991-02-11 | 1991-02-11 | 디바이스의 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910002061U KR970003196Y1 (ko) | 1991-02-11 | 1991-02-11 | 디바이스의 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920017221U KR920017221U (ko) | 1992-09-17 |
KR970003196Y1 true KR970003196Y1 (ko) | 1997-04-14 |
Family
ID=19310831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019910002061U KR970003196Y1 (ko) | 1991-02-11 | 1991-02-11 | 디바이스의 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970003196Y1 (ko) |
-
1991
- 1991-02-11 KR KR2019910002061U patent/KR970003196Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920017221U (ko) | 1992-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0127873B1 (ko) | 연부-장착된 반도체 집적 회로 디바이스용 표면-장착 팩키지 | |
KR100242994B1 (ko) | 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지 | |
US6002167A (en) | Semiconductor device having lead on chip structure | |
KR860000410B1 (ko) | 반도체장치 및 그 조립방법 | |
US4951124A (en) | Semiconductor device | |
US5413970A (en) | Process for manufacturing a semiconductor package having two rows of interdigitated leads | |
US5260601A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
US4441119A (en) | Integrated circuit package | |
US6198162B1 (en) | Method and apparatus for a chip-on-board semiconductor module | |
US5331200A (en) | Lead-on-chip inner lead bonding lead frame method and apparatus | |
KR950001971A (ko) | 노운 굳 다이 어레이용 테스트 소켓 | |
JPH0234184B2 (ko) | ||
KR970030716A (ko) | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 | |
US5877548A (en) | Terminal configuration in semiconductor IC device | |
KR940012549A (ko) | 반도체 펙케지 | |
KR920001690A (ko) | 수지봉지형 반도체장치 | |
EP0090608A2 (en) | Semiconductor device with moulded package | |
US4598972A (en) | High density electrical lead | |
KR920010850A (ko) | 수지봉지형 반도체장치와 그 제조방법 | |
KR970018460A (ko) | 점프 오버 와이어링없는 리드 온 칩 리드프레임의 설계 | |
KR970003196Y1 (ko) | 디바이스의 구조 | |
KR960702178A (ko) | 플라스틱으로 캡슐봉입된 집적회로 패키지 및 그 제조방법(palstic encapsulated integrated circuit package and method of manufacturing the same) | |
JPS63296252A (ja) | 樹脂封止型半導体装置 | |
US6214648B1 (en) | Semiconductor chip package and method for fabricating the same | |
US5256903A (en) | Plastic encapsulated semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 9 |
|
EXPY | Expiration of term |