JPS62289012A - デユ−テイ制御パルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （１）産業上の利用分野 本発明は、出力信号のデユーティを０％〜１００％まで
制御できるデユーティ制御パルス発生回路に間する。

（２）従来の技術 出力信号のデユーティを０％〜１００％まで制御するに
は、大別して２つの手段がある。１つは、能動素子やＣ
Ｒ部品を組合せた電気回路によりハード的に発生させる
方法である。今１つは、ＣＰＵと周辺回路とを組合せて
ソフト的に発生させる方法である。

（３）発明が解決しようとする問題点 従来行われて来た電気回路によりハード的に発生させる
方法では、コストに限界があり、低廉化を図ることが困
難である。

また、ソフト的に発生させる方法では、デユーティ値の
セツティング等に要する時間や、クロック周波数と出力
パルスのデユーティとの関係などから、広範囲でデユー
ティ制御を行うことができない欠点がある。

（４）問題点を解決するための手段 本発明は、」−記の点に鑑みてなされたもので、低価格
かつ広範囲のデユーティ制御をソフト的に行うことを目
的とする。

この目的を達成するために、クロック信号をカウントす
るカウント手段と、カウント手段のカウント値と予め設
定された値とが一致したことを検出する第１及び第２の
比較手段と、第１及び第２の比較手段の出力によりそれ
ぞれセットおよびリセットされるフリップフロップ手段
と、出力パルス信号の立下りから次の立上りまでの時間
を定める第１のデータと出力パルス信号の立下りから次
の立下りまでの時間を定める第２のデータとをそれぞれ
第１及び第２の比較手段に予め設定する第１の設定手段
と、出力パルス信号の立上りから次の立下りまでの時間
を定める第３のデータと出力パルス信号の立上りから次
の立−１−りまでの時間を定める第４のデータとをそれ
ぞれ第１及び第２の比較手段に予め設定する第２の設定
手段と、出力パルス信号のデユーティ値が所定値を越え
るか否かを検出するデユーティ検出手段とを設け、デユ
ーティ検出手段の出力により第１の設定手段または第２
の設定手段のいずれかを選択して作動させるように構成
されている。

（５）作用 この構成において、デユーティ検出手段の出力により第
１の設定手段または第２の設定手段のいずれかを選択し
て作動させることにより、デユーティが所定値を境にし
て大小いずれかに変化したときに、第１の設定手段また
は第２の設定手段を切換えて、常にデユーティが所定値
以−１−のパルス幅の部分で第１の設定手段または第２
の設定手段による設定動作を行うようにように作用する
。

（６）実施例 以下、本発明を図面に基づいて説明する。

第１図は、本発明によるデユーティ制御パルス発生回路
の一実施例を示すブロック図である。

第１図において、カウンタ４はセロからインクリメント
するアップカウンターであり、フリーランニングの状態
で使用される。カウンタ４のカウント値は、コンパレー
タ５および６に供給される。

コンパレータ５および６は、ＣＰＵ　１によって設定さ
れたプリセット値とカウンタ４から供給されるカウント
値の比較を行い、両者の値が一致した時にＬレベルから
Ｈレベルとなる出力をオアゲート７にそれぞれ供給する
。オアゲート７の出力は、ＣＰＵＩの割り込み端子ＩＮ
Ｔに供給される。

コンパレータ５および６の出力は、フリップフロップ８
にも供給される。フリップフロップ８はＲ３型のフリッ
プフロップであり、コンパレータ６の出力の立上りによ
ってセットされ、コンパレータ５の出力の立上りにより
リセットされる。このフリップフロップ８のＱ出力が、
第１図に示す回路の出力として出力端子９より外部に取
り出される。

オアゲート７からＣＰＵ　１に割り込み信号が供給され
たとき、ＣＰ　Ｕ　１は、その時実行していたプログラ
ム（メインプログラム）を一時中断して、第３図に示す
割り込み処理を開始する。第１図に示す回路は、この割
り込み処理ルーチンで作動し、メインプログラムによっ
ては作動しない。

第３図に示す割り込み処理は、第１図に示す回路が第２
図に示すようなセンサ（例えば温度センサ）の測定値に
応じてデユーティを変えたパルスをアクチェータに供給
する場合の、パルス発生回路として用いられた場合を示
している。割り込み処理は第４図に示す時間ｔの部分で
行われている。

割り込み処理がスタートすると、まずコンパレータ６に
よる割り込み（以下割り込み２という）をマスク（割り
込みを受けないようにすること）する。次いで、コンパ
レータ５による割り込み（以下割り込みｌという）が解
除（割り込み受付可能な状態にすること）されているか
否かが判断される。

割り込み１が解除されていた場合には、割り込６一 み１が解除されていたことの目印としてフラグを反転し
、割り込み１をマスクする。その後、センサー３からの
測定値によりフリップフロップ８から出力するパルスの
デユーティを決定する。割り込みｌがマスクされていた
場合には、直ちにデユーティが決定される。

デユーティが決定された後に、割り込みｌが解除されて
いたか否かを調べるために、フラグが”１″であるか否
かが判断される。フラグが”０”であった場合にはデユ
ーティを定めるデータＡとデータＢの２つのデータを演
算し、データＡをコンパレータ５にセットしてデータＢ
をコンパレータ６にセットする。またフラグが？＋１１
＋であった場合には、デユーティを定めるデータＣとデ
ータＤの２つのデータを演算し、データＣをコンパレー
タ５にセットしてデータＤをコンパレータ６にセットす
る。

ここでデータＡは、出力パルス信号の立下りから次の立
上りまでの時間を定めるデータであり、データＢは、出
力パルス信号の立下りから次の立下りまでの時間を定め
るデータである。また、データＣは、出力パルス信号の
立上りから次の立下りまでの時間を定めるデータであり
、データＤは、出力パルス信号の立上りから次の立上り
までの時間を定めるデータである（第４図参照）。

フラグが９９０１１であった場合には、更にＡ、Ｈのデ
ータからデユーティが５０％以上になるか否かが判断さ
れ、５０％より大きい場合には割り込みｌを解除してメ
インプログラムに戻る。また５０％以下の場合には割り
込み２を解除してメインプログラムに戻る。

フラグがパ１”であった場合には、更にＣ，Ｄのデータ
からデユーティが５０％以上になるか否かが判断され、
５０％より大きい場合には割り込み２を解除してメイン
プログラムに戻る。また５０％以下の場合には割り込み
Ｉを解除してメインプログラムに戻る。

次に動作について説明する。

例えば、第４図に示す周期Ｔ２においては、周期Ｔ２か
ら時間ｔの間で、第４図に示す処理が行われる。周期Ｔ
２てはデータＡ２及びＢ２の値から計算して、デユーテ
ィが５０％を越えていないので、割り込み２が解除され
る。従って、カウンタ４のカウンタ値がコンパレータ６
にセットされたデータＢ２の値と一致したときに次の割
り込みが発生し、周期Ｔ３が始る。

周期Ｔ３ては、まず周期Ｔ３の始めの部分の時間ｔで第
３図に示す処理が１回行われる。この１回目の処理では
、決定されたデータＡ３及びＢ３は、デユーティにして
５０％以上なので、割り込み１が解除されて終了する。

従って、カウンタ４のカウンタ値がコンパレータ５にセ
ットされたＡ３の値と一致したときに、再度、割り込み
が発生し、第３図に示す処理が開始される。

今度の処理では、割り込み１が解除されていたので、フ
ラグが反転され＋１”となる。従って、コンパレータ５
及びコンパレータ６にはデータＣ４及びＢ４がそれぞれ
セットされ、かつデータＣ４及びＢ４の値ではデユーテ
ィが５０％を越えているので、割り込み２を解除して終
了する。割り込み１は処理の途中のフラグを反転したと
ころでマスクされているので、コンパレータ５による割
り込みは行われず、割り込み２が受は付けられる。

従ってカウンタ４のカウンタ値がコンパレータ６にセッ
トされたデータＤ４の値と一致したときに次の割り込み
が行われるようになる。

この状態が継続して、周期Ｔ６になると、カウンタ４の
カウンタ値がコンパレータ６にセットされたデータＤ６
の値と一致したときに割り込みが生ずる。この時の割り
込み処理のデータＣ７及びＢ７で定まるデユーティは５
０％以下なので、割り込み１が解除される。

従って、カウンタ４のカウンタ値がコンパレータ５にセ
ットされたデータＣ７の値と一致したときに割り込みが
発生し、第３図に示す処理が開始される。

割り込み１が解除されていたので、フラグが反転されて
”１”となる。従って、コンパレータ５及びコンパレー
タ６にはデータ八８及びＢ８がそれぞれセットされ、か
つデータ八８及びＢ８の値ではデユーティが５０％以下
なので、割り込み２を解除して終了する、割り込み１は
処理の途中のフラグを反転したところでマスクされてい
るので、コンパレータ５による割り込みは行われず、割
り込み２が受は付けられる。従ってカウンタ４のカウン
タ値がコンパレータ６にセットされたデータＢ８の値と
一致したときに次の割り込みが行われるようになる。

以下、同様にして第３図に示す動作が、反復して行われ
、フリップフロップ８のＱ端子からパルスＰが得られる
。

このように、デユーティが５０％を境にして、５０％を
越える値から５０％以下に、または５０％以下から５０
％を越える値に変化したときに、割り込み１と割り込み
２の、２つの割り込み解除状態を反転して、常にデユー
ティ５０％以上のパルス幅の部分で第３図に示す一連の
処理を行うようにしたので、パルス幅が第３図に示す処
理に要する時間ｔよりも短いパルス幅のデユーティ制御
を行うことも出来るようになる。

以上本発明を実施例により説明したが次のような変形も
可能である。

例えば、上記実施例では、カウンタ、コンパレータ、フ
リップフロップ等は、ハードウェアとして説明したが、
これらもソフトウェアで構成することもてきる。

また、デユーティをセンサの出力により定めるものとし
て説明したが、例えばシグナルジェネし−ターに本発明
を用いた場合には、センサではなく操作ダイアルにより
デユーティを設定するようにできる。

更に、デユーティの設定境界値を５０％としたが、５０
％以外の２０％や８０％とすることもできる。

（７）発明の効果 以上で説明したように、本発明は、クロック信号をカウ
ントするカウント手段と、カウント手段のカウント値と
予め設定された値とが一致したことを検出する第１及び
第２の比較手段と、第１及び第２の比較手段の出力によ
りそれぞれセットおよびリセットされるフリップフロッ
プ手段と、出力パルス信号の立下りから次の立上りまで
の時間を定める第１のデータと出力パルス信号の立下り
から次の立下りまでの時間を定める第２のデータとをそ
れぞれ第１及び第２の比較手段に予め設定する第１の設
定手段と、出力パルス信号の立上りから次の立下りまで
の時間を定める第３のデータと出力パルス信号の立上り
から次の立上りまでの時間を定める第４のデータとをそ
れぞれ第１及び第２の比較手段に予め設定する第２の設
定手段と、出力パルス信号のデユーティが所定値を越え
るか否かを検出するデユーティ検出手段とを設け、デユ
ーティ検出手段の出力により第１の設定手段または第２
の設定手段のいずれかを選択して作動させるように構成
したので、低価格かつ広範囲のデユーティ制御をソフト
的に行うことが可能となる。

【図面の簡単な説明】

第１図は本発明によるデユーティ制御パルス発生回路の
一実施例を示すブロック図、第２図は第１図に示す回路
の使用例を示す結線図、第３図は第１図に示すＣＰＵの
動作を説明するフローチャート、第４図は第１図に示す
回路の動作を説明する波形図である。 １目争ＣＰＵ ４・・・カウンタ δφ会・コンパレータ ６・・・コンパレータ ８・・・フリップフロップ 特許出願人　日本電気ホームエレクトロニクス株式会社

Claims (1)

【特許請求の範囲】
1. クロック信号をカウントするカウント手段と、該カウン
   ト手段のカウント値と予め設定された値とが一致したこ
   とを検出する第１及び第２の比較手段と、該第１及び第
   ２の比較手段の出力によりそれぞれセットおよびリセッ
   トされるフリップフロップ手段と、出力パルス信号の立
   下りから次の立上りまでの時間を定める第１のデータと
   出力パルス信号の立下りから次の立下りまでの時間を定
   める第２のデータとをそれぞれ前記第１及び第２の比較
   手段に予め設定する第１の設定手段と、出力パルス信号
   の立上りから次の立下りまでの時間を定める第３のデー
   タと出力パルス信号の立上りから次の立上りまでの時間
   を定める第４のデータとをそれぞれ前記第１及び第２の
   比較手段に予め設定する第２の設定手段と、出力パルス
   信号のデューティが所定値を越えるか否かを検出するデ
   ューティ検出手段とを有し、前記デューティ検出手段の
   出力により前記第１の設定手段または前記第２の設定手
   段のいずれかを選択して作動させることを特徴とするデ
   ューティ制御パルス発生回路。