JPS6228876A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPS6228876A JPS6228876A JP16893985A JP16893985A JPS6228876A JP S6228876 A JPS6228876 A JP S6228876A JP 16893985 A JP16893985 A JP 16893985A JP 16893985 A JP16893985 A JP 16893985A JP S6228876 A JPS6228876 A JP S6228876A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cpu
- master
- slave
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、複合データ処理手段から構成される情報処理
システムに関する。
システムに関する。
［発明の技術的背景とその問題点］
複合情報処理システムでは、ホストコンピュータがマス
クＣＰＵとスレーブＣＰＵの複合システムからなり、マ
スクＣＰＵがシステムダウンした際にはスレーブＣＰＵ
が継続して情報処理を実行するように構成されている。
クＣＰＵとスレーブＣＰＵの複合システムからなり、マ
スクＣＰＵがシステムダウンした際にはスレーブＣＰＵ
が継続して情報処理を実行するように構成されている。
これにより、情報処理システム全体の信頼性の向上が実
現されている。
現されている。
ところで、各種端末装置からデータ収集メモリにデータ
が収集されると、マスタＣＰＵはデータ収集メモリをア
クセスしてデータを読出し、所定のデータ処理を行なう
。このとき、スレーブＣＰＵには、マスクＣＰｔＪがデ
ータ収集メモリから読出した同一のデータを読出す必要
があるが、そのデータを直接データ収集メモリから読出
すことは動作上困難である。このため、通常ではスレー
ブＣＰＵは、マスタＣＰＵからメモリ又はバルク装置等
を通じて、同一のデータを受信するように成っている。
が収集されると、マスタＣＰＵはデータ収集メモリをア
クセスしてデータを読出し、所定のデータ処理を行なう
。このとき、スレーブＣＰＵには、マスクＣＰｔＪがデ
ータ収集メモリから読出した同一のデータを読出す必要
があるが、そのデータを直接データ収集メモリから読出
すことは動作上困難である。このため、通常ではスレー
ブＣＰＵは、マスタＣＰＵからメモリ又はバルク装置等
を通じて、同一のデータを受信するように成っている。
しかしながら、このような方式では、マスタＣＰＵはス
レーブＣＰＵへのデータ転送処理のために本来の処理を
その都度中断することになり、マスタＣＰＵのデータ処
理効率が低下する問題がある。
レーブＣＰＵへのデータ転送処理のために本来の処理を
その都度中断することになり、マスタＣＰＵのデータ処
理効率が低下する問題がある。
［発明の目的コ
本発明の目的は、複合情報処理システムにおいて、マス
タＣＰＵが読出すデータと同一のデータをスレーブＣＰ
Ｕが読出す際に、マスクＣＰＵのデータ処理効率の低下
を防止して、高効率の情報処理を実現できる情報処理シ
ステムを提供することにある。
タＣＰＵが読出すデータと同一のデータをスレーブＣＰ
Ｕが読出す際に、マスクＣＰＵのデータ処理効率の低下
を防止して、高効率の情報処理を実現できる情報処理シ
ステムを提供することにある。
［発明の概要］
本発明は、マスクＣＰＩＪからのコマンドにより、デー
タ収集手段からデータを格納しマスクＣＰＵへ出力する
インターフェースメモリ手段を癩えている。インターフ
ェースメモリ手段は、スレーブＣＰＵからのコマンドに
より、マスクＣＰ ＬＪへ出力した同一のデータをスレ
ーブＣＰＵへ出力するように構成されている。
タ収集手段からデータを格納しマスクＣＰＵへ出力する
インターフェースメモリ手段を癩えている。インターフ
ェースメモリ手段は、スレーブＣＰＵからのコマンドに
より、マスクＣＰ ＬＪへ出力した同一のデータをスレ
ーブＣＰＵへ出力するように構成されている。
このような構成により、スレーブＣＰｔＪは、マスクＣ
ＰＵの処理効率を低下させることなく、マスクＣＰＵと
同一のデータをデータ収集メモリから読出すことが可能
となる。
ＰＵの処理効率を低下させることなく、マスクＣＰＵと
同一のデータをデータ収集メモリから読出すことが可能
となる。
［発明の実施例］
以下図面を参照して本発明の一実施例を説明する。第１
図は一実施例に係わる情報処理システムの構成を示すブ
ロック図である。第１図において、マスタＣＰ Ｕ １
０は、通常ではメインシステムとして動作するデータ処
理回路である。スレーブＣＰ Ｕ １１は、通常ではマ
スタＣＰｔＪ１０と同一のデータを受信し、マスクＣＰ
ｔＪ１０のシステムダウン時に情報処理を継続するデー
タ処理回路である。
図は一実施例に係わる情報処理システムの構成を示すブ
ロック図である。第１図において、マスタＣＰ Ｕ １
０は、通常ではメインシステムとして動作するデータ処
理回路である。スレーブＣＰ Ｕ １１は、通常ではマ
スタＣＰｔＪ１０と同一のデータを受信し、マスクＣＰ
ｔＪ１０のシステムダウン時に情報処理を継続するデー
タ処理回路である。
接続回路１２は、例えばメモリ又はバルク装置からなり
、マスタＣＰ Ｕ １０とスレーブＣＰ Ｕ １１とを
接続しデータ転送を行なう回路である。
、マスタＣＰ Ｕ １０とスレーブＣＰ Ｕ １１とを
接続しデータ転送を行なう回路である。
データ収集装置１３は、デ・−９収集用バツファメモリ
（以下データ収集バッファと称す）１５及びインターフ
ェース用バッファメモリ（以下インターフェースバッフ
ァ１４と称す）１４を備えている。データ収集バッファ
１５は、各種のデータ収集端末装置１６−１−１６−ｎ
から収集したデータを格納するメモリである。インター
フェースバッファ１４は、データ収集装［１３がマスタ
ＣＰ Ｕ １０からデータ読出しコマンドを受信した際
に、データ収集バッファ１５から出力されたデータを格
納しマスタＣＰ Ｕ １０へ出力するメモリである。。
（以下データ収集バッファと称す）１５及びインターフ
ェース用バッファメモリ（以下インターフェースバッフ
ァ１４と称す）１４を備えている。データ収集バッファ
１５は、各種のデータ収集端末装置１６−１−１６−ｎ
から収集したデータを格納するメモリである。インター
フェースバッファ１４は、データ収集装［１３がマスタ
ＣＰ Ｕ １０からデータ読出しコマンドを受信した際
に、データ収集バッファ１５から出力されたデータを格
納しマスタＣＰ Ｕ １０へ出力するメモリである。。
また、データ収集装置１３がスレーブＣＰＵ１１からデ
ータ読出しコマンドを受信した際に、マスタＣＰ Ｕ
１０へ出力した同一のデータをスレーブＣＰ Ｕ １１
へ出力する。
ータ読出しコマンドを受信した際に、マスタＣＰ Ｕ
１０へ出力した同一のデータをスレーブＣＰ Ｕ １１
へ出力する。
このような構成のシステムにおいて、同実施例の動作を
第２図及び第３図のフローチャートを参照して説明する
。先ず、データ収集装置１３が各種のデータ収集端末装
置１６−１〜１６−ｎからデータを収集し、データ収集
バッファ１５へ格納したとする。
第２図及び第３図のフローチャートを参照して説明する
。先ず、データ収集装置１３が各種のデータ収集端末装
置１６−１〜１６−ｎからデータを収集し、データ収集
バッファ１５へ格納したとする。
マスタｃ ｐ ｕ ｉｏは、データがデータ収集装置１
３に収集されてから一定時間（＃ＩＴＩＭＥ）後に、デ
ータ収集装置１３に対して所定のデータを読出すための
データ読出しコマンド（ＲＤＴＥＲＭ）を出力する〈ス
テップ８１．８２＞、データ収集装［１３は、マスタＣ
Ｐ Ｕ １０からのコマンド（ＲＤＴＥＲＭ）により、
指定されたデータをデータ収集バッファ１５からインタ
ーフェースバッファ１４へ転送する。マスタＣＰ Ｕ
１０は、インターフェースバッファ１４に格納されたデ
ータを読出し、所定のデータ処理を実行する（ステップ
８３）。このとき、マスタＣＰ Ｕ １０へ読出された
データは、インターフェースバッファ１４に保持されて
いる。
３に収集されてから一定時間（＃ＩＴＩＭＥ）後に、デ
ータ収集装置１３に対して所定のデータを読出すための
データ読出しコマンド（ＲＤＴＥＲＭ）を出力する〈ス
テップ８１．８２＞、データ収集装［１３は、マスタＣ
Ｐ Ｕ １０からのコマンド（ＲＤＴＥＲＭ）により、
指定されたデータをデータ収集バッファ１５からインタ
ーフェースバッファ１４へ転送する。マスタＣＰ Ｕ
１０は、インターフェースバッファ１４に格納されたデ
ータを読出し、所定のデータ処理を実行する（ステップ
８３）。このとき、マスタＣＰ Ｕ １０へ読出された
データは、インターフェースバッファ１４に保持されて
いる。
一方、第３図のステップ８６．３７に示すように、スレ
ーブＣＰＵ１１は、マスタＣＰ Ｕ １０とは異なる一
定時間（＃２ＴＩＭＥ）後に、必要に応じてデータ収集
装置１３に対してデータ読出しコマンド（ＲＯＭＥＭ）
をデータ収集装置１３へ出力する。
ーブＣＰＵ１１は、マスタＣＰ Ｕ １０とは異なる一
定時間（＃２ＴＩＭＥ）後に、必要に応じてデータ収集
装置１３に対してデータ読出しコマンド（ＲＯＭＥＭ）
をデータ収集装置１３へ出力する。
データ収集装置１３は、スレーブＣＰ Ｕ １１からの
コマンド（ＲＤＭＥＭ）により、インターフェースバッ
ファ１４に保持された指定データをスレーブＣＰ Ｕ
１１へ出力させる。これにより、スレーブＣＰ Ｕ １
１は、必要に応じてマスタＣＰ Ｕ １０が読出した同
一のデータをデータ収集装置１３から読出したことにな
る。スレーブＣＰ Ｕ １１は、読出した同一データで
マスタＣＰ Ｌｌ １０と同一のデータ処理を実行する
（ステップ８８）。
コマンド（ＲＤＭＥＭ）により、インターフェースバッ
ファ１４に保持された指定データをスレーブＣＰ Ｕ
１１へ出力させる。これにより、スレーブＣＰ Ｕ １
１は、必要に応じてマスタＣＰ Ｕ １０が読出した同
一のデータをデータ収集装置１３から読出したことにな
る。スレーブＣＰ Ｕ １１は、読出した同一データで
マスタＣＰ Ｌｌ １０と同一のデータ処理を実行する
（ステップ８８）。
以下同様にして、マスタＣＰ Ｕ １０は、データ収巣
装置１３に収集されたデータをコマンドにより読出して
（ステップＳ４．Ｓ５）、データ処理を実行する。また
、スレーブＣＰ Ｕ １１は、データ収集装置１３ヘコ
マンドを出力することにより、マスタＣＰ ＩＪ １０
が読出した同一のデータを読出しくステップＳ９．５１
０）、マスタＣＰ Ｕ １０と同一のデータ処理を実行
する。
装置１３に収集されたデータをコマンドにより読出して
（ステップＳ４．Ｓ５）、データ処理を実行する。また
、スレーブＣＰ Ｕ １１は、データ収集装置１３ヘコ
マンドを出力することにより、マスタＣＰ ＩＪ １０
が読出した同一のデータを読出しくステップＳ９．５１
０）、マスタＣＰ Ｕ １０と同一のデータ処理を実行
する。
このようにして、通常動作時では、スレーブｃ ｐ ｕ
ｉｌは、マスタＣＰ Ｕ １０がデータ収集装置１３
のインターフェースバッファ１４から読出したデータと
同一データを、特定のコマンドによりインターフェース
バッファ１４から読出す。これにより、スレーブＣＰ
Ｕ １１は、マスタｃ ｐ ｕ ｉｏのデータ転送処理
を必要とすることなく、常にマスクＣＰＵ１０が読出し
た同一データを読出すことができる。
ｉｌは、マスタＣＰ Ｕ １０がデータ収集装置１３
のインターフェースバッファ１４から読出したデータと
同一データを、特定のコマンドによりインターフェース
バッファ１４から読出す。これにより、スレーブＣＰ
Ｕ １１は、マスタｃ ｐ ｕ ｉｏのデータ転送処理
を必要とすることなく、常にマスクＣＰＵ１０が読出し
た同一データを読出すことができる。
したがって、マスタｃ ｐ ｕ ｉｏが接続口路１２を
通じて同一データをスレーブＣＰ ＩＪ １１へ転送す
る処理を不必要にすることができるため、マスクＣＰＵ
１０のデータ処理効率の低下を防止することができる。
通じて同一データをスレーブＣＰ ＩＪ １１へ転送す
る処理を不必要にすることができるため、マスクＣＰＵ
１０のデータ処理効率の低下を防止することができる。
［発明の効果コ
以上詳述したように本発明によれば、複合情報処理シス
テムにおいて、マスクＣＰＵのデータ処理効率を低下さ
せることなく、常にマスタＣＰＵが読出した同一データ
をスレーブＣＰＵが読出すことが号能となる。したがっ
て、マスタＣＰｔＪがシステムダウンした際、スレーブ
ＣＰＣＩがデータ処理を継続する情報処理を、高い効率
で実行することができるものである。
テムにおいて、マスクＣＰＵのデータ処理効率を低下さ
せることなく、常にマスタＣＰＵが読出した同一データ
をスレーブＣＰＵが読出すことが号能となる。したがっ
て、マスタＣＰｔＪがシステムダウンした際、スレーブ
ＣＰＣＩがデータ処理を継続する情報処理を、高い効率
で実行することができるものである。
第１図は本発明の一実施例に係わる情報処理システムの
構成を示すブロック図、第２図及び第３図はそれぞれ同
実施例の動作を説明するためのフローチャートである。 １０・・・マスタＣＰＵ、１１・・・スレーブＣＰＵ、
１３・・・データ収集装置、１４・・・インターフェー
ス用バッフ？メモリ、１５・・・データ収集用バッフ７
メモリ。 出願人代理人 弁理士 鈴 江 武 ３第１図 第２図 第３囚
構成を示すブロック図、第２図及び第３図はそれぞれ同
実施例の動作を説明するためのフローチャートである。 １０・・・マスタＣＰＵ、１１・・・スレーブＣＰＵ、
１３・・・データ収集装置、１４・・・インターフェー
ス用バッフ？メモリ、１５・・・データ収集用バッフ７
メモリ。 出願人代理人 弁理士 鈴 江 武 ３第１図 第２図 第３囚
Claims (1)
- マスタデータ処理手段とスレーブデータ処理手段が接続
されてなる情報処理システムにおいて、各種端末装置か
ら得られるデータを収集するデータ収集メモリ手段と、
前記マスタデータ処理手段から出力されるコマンドによ
り前記データ収集メモリ手段からのデータを格納して前
記マスタデータ処理部へ出力し又前記スレーブデータ処
理部から出力されるコマンドにより前記マスタデータ処
理部へ出力した同一のデータを前記スレーブデータ処理
部へ出力するインターフェースメモリ手段とを具備した
ことを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16893985A JPS6228876A (ja) | 1985-07-31 | 1985-07-31 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16893985A JPS6228876A (ja) | 1985-07-31 | 1985-07-31 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6228876A true JPS6228876A (ja) | 1987-02-06 |
Family
ID=15877342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16893985A Pending JPS6228876A (ja) | 1985-07-31 | 1985-07-31 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6228876A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0447338A (ja) * | 1990-06-12 | 1992-02-17 | Fuji Electric Co Ltd | 待機冗長形演算制御システムの同期化方法 |
-
1985
- 1985-07-31 JP JP16893985A patent/JPS6228876A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0447338A (ja) * | 1990-06-12 | 1992-02-17 | Fuji Electric Co Ltd | 待機冗長形演算制御システムの同期化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3940397B2 (ja) | マルチノード・システムにおけるハードウェア・イベントの集約化 | |
| JP2963426B2 (ja) | バスブリッジ装置及びトランザクションフォワード方法 | |
| JPS6228876A (ja) | 情報処理システム | |
| US6330629B1 (en) | Information processing system | |
| JP2502932B2 (ja) | デ―タ転送方法及びデ―タ処理システム | |
| JP3184099B2 (ja) | ライトキャッシュ装置およびライトキャッシュ回路 | |
| JPH1063617A (ja) | シリアル通信装置 | |
| JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
| JPH1097489A (ja) | 磁気ディスク装置のブロック長変換方法及びブロック長変換装置 | |
| JPS6243408Y2 (ja) | ||
| JPH069036B2 (ja) | 入出力制御装置 | |
| JP2690226B2 (ja) | 終了通知同期制御方式 | |
| JPS6121696Y2 (ja) | ||
| JPH04160549A (ja) | パーソナルコンピュータシステム | |
| JPH03293856A (ja) | 画像読取装置 | |
| JPS61253570A (ja) | バス制御方式 | |
| JPS59109928A (ja) | 入出力制御方式 | |
| JPS616755A (ja) | デ−タ転送方式 | |
| JPH0432922A (ja) | インタフェース制御回路 | |
| JPS602705B2 (ja) | オプシヨン接続方式 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPS63226738A (ja) | 連続デ−タ転送におけるリトライ方式 | |
| JPH01240960A (ja) | Ｄｍａ転送制御回路 | |
| JPS58186866A (ja) | 磁気デイスクの制御方式 | |
| JPS59201153A (ja) | スタンドアロン型画像処理システムのホスト接続方式 |