JPS62281617A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の詳細な説明 以下の順序でこの発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術 Ｄ　発明が解決しようとする問題点 Ｅ　問題点を解決するための手段（第１図）Ｆ　作用 Ｇ　実施例 Ｇ１全体の構成と動作（第１図〜第３図）Ｇ２要部の構
成（第４図） Ｇ３要部の動作 Ｈ発明の効果 Ａ　産業上の利用分野 この発明は、バースト状に伝送されて（る情報よりクロ
ックを抽出してデータを抜き取るクロック抽出回路等に
用いて好適なＰＬＬ回路に関する。

Ｂ　発明の概要 この発明は、バースト状に伝送されてくる情報よりクロ
ックを抽出してデータを抜き取るクロ。

り抽出回路等に用いて好適な少くとも積分型ローパスフ
ィルタを含むＰＬＬ回路において、ローパスフィルタの
出力側に引き込み手段を設け、ローパスフィルタの出力
と所定電圧を比較し、比較誤差信号をローパスフィルタ
に帰還することにより、通常及び可変速再生時の安定度
を向上させ、サブコード及びＰＣＭ各エリアへのアクタ
レコーディフグ時のＰＬＬ回路の引き込み安定度と引き
込み時間を向上させ、しかも高速サーチが可能な速度を
著しく向上させるようにしたものである。

Ｃ従来の技術 バースト状の情報の伝送システムとして、例えば、等角
間隔、つまり１８０度の角間隔を保ってテープ案内ドラ
ムの周辺部に複数個の回転へノドが配置され、磁気テー
プがテープ案内ドラムの周辺のその１８０度角範囲より
も狭い例えば９０度角範囲にわたって巻き付けられた記
録再生装置が考えられる。

このような記録再生装置において、ノーマル再生時に回
転ヘッドより再生されて得たＲＦ倍信号、回転ヘッドが
略々テープに接触する期間だけ信号レベルが太き（なる
バースト状の信号波形をしている。このようなＲＦ波形
が波形等化され、更に波形整形されてＰＬＬ回路に供給
される。

ＰＬＬ回路はＲＦ波形のレベルが十分に大きいときは、
ロックして安定状態にあるも、ＲＦ倍信号レベルが非常
に小さい（実質的に信号のない部分）ときはロックせず
にフリーラン状態となり、ＰＬＬ回路が自走する（電圧
制御型発振器（以下、■ＯＣと称する）が自走する）の
で、ＶＣＯの発振周波数が自走周波数付近にまで変化し
てしまい、再度正規のＲＦ倍信号入って来るまで、その
不安定な状態を許すようになる。

このことは、早送り　（ＦＦ）サーチや巻き戻シ（ＲＥ
Ｗ）サーチの如き高速再生時にも同様のことがいえる。

すなわち、高速再生時は複数個の回転ヘッドが１スキヤ
ンで複数個のトラックを横切り、このとき各ヘッドの出
力はアジマスの合ったトランクでは出力が得られ、アジ
マスの合わないトラックでは出力が得られないため、い
わゆるソロパン玉のようなＲＦ倍信号得られる。

従って、このようなＲＦ倍信号実質的に供給されるＰＬ
Ｌ回路はＲＦ倍信号レベルの十分に大きいところでは、
ロックして安定状態になるも、ＲＦ倍信号実質的になか
ったり、或いはソロハン玉のＲＦ波形の谷の部分ではロ
ックせずにフリーラン状態となり不安定な状態になる。

ところが、上述の如＜ＲＦ倍信号レベルが小さくなり、
ロックがはずれてフリーラン状態となり、ＶＣＯが自走
周波数付近にまで変化してしまうような従来装置の場合
、次のような種々の欠点がある。

先ず、キャプチャレンジ（ＰＬＬが、最初ロックしてな
い状態から入力信号を変えていった場合、その信号にロ
ックできるＶＣＯの発振周波数範囲）は広くできないと
云うことである。仮にキャプチャレンジを広くできたと
してもプルインタイム（引き込みまでの時間）が長くな
り、ロックレンジ（Ｐ　Ｌ　Ｌが、最初ロックしている
状態で入力信号を変えていった場合、その信号とロック
状態を保持することができるＶＣＯの発振周波数範囲）
も実質的にそれほど広くならず、現伏ではせいぜい±２
〜３％程度である。また、自走周波数の調整等も必要で
あり、しかも、ＲＦ倍信号ドロップアウトからのリカバ
リタイム（ロックがはずれてからロックするまでの時間
）が短（でも、ＰＬＬが長時間ロックはずれが起きてし
まう等の不都合がある。

そこで、本発明者は上述の諸欠点を一掃し得るクロック
抽出回路を先に提案した（特願昭６０−８５８６３号）
。

第５図はその構成を示すもので、同図において、（１）
は代表的に１（囚のみを示した回転へ・ノドであって、
この回転へ７・ド（１１は、実際には図示せずもテープ
案内ドラムの周辺部に１８０度の角間隔をもって取付け
られた複数個の回転ヘッドから成り、スイッチングパル
スにより交互に切換えられてその出力が取り出されるよ
うになされている。また、図示せずも磁気テープがテー
プ案内ドラムの周辺の例えば９０度の角範囲にわたって
巻き付けられている。

回転ヘッド（１）により記録媒体例えばテープ上から読
み出された再往信号（ＲＦ倍信号は増幅器（２）で増曜
された後波形等化回路（３）に供給され、こ＼で波形等
化される。波形等化回路（３）からの出力は波形整形回
路（４）に供給され、こ−で波形整形された後ＰＬＬ回
路（５）に供給される。ＰＬＬ回路（５）は位相比較及
びデータを友き取り回路（６）、チャージポンプ回路（
７）、完全積分型のローパスフィルタ（８）及びＶ　Ｃ
Ｏ（９１からなり、Ｖ　ＣＯ（９１の出力が位相比較及
びデータ抜き取り回路（６）に帰還されてフィードバッ
ク系を構成している。このＰＬＬ回路（５）において、
クロックが抽出されて再生され、またデータが抜き取ら
れて再生される。

増幅器（２）の出力側に高速のエンベロープ検波回路（
１０）が設けられ、こ＼で再生信号（ＲＦ倍信号のエン
ベロープが高速で両波整流されてエンベロープ波形に変
換される。エンベロープ検波回路（１０）の検波出力は
トラッキングコンパレータ（１１）に供給され、こ＼で
エンベロープ波形に応じた自動可変のスレッショルドレ
ベルと比較され、実質的にＲＦ倍信号落ち込みの点が検
出される。

トラッキングコンパレータ　（１１）の出力はランダム
ウオークフィルタ（１２）に供給され、こ＼でトラッキ
ングコンパレータ（１１）の出力波形の側端に存在する
不安定部分（バタツキ）が取り除かれる。つまり、トラ
ッキングコンパレータ（１１）及びランダムウオークフ
ィルタ（１２）はエンベロープ波形を波形整形する一種
の波形整形手段として働く。ランダムウオークフィルタ
（１２）には■Ｃ０（９）の発振周波数を所定の分周比
で分周した周波数を有するクロックが供給されるように
なされており、これにより状態遷移の速度が位相比較周
波数によって変化し、Ｊ”Ｘの固定クロックを使用した
ものに比べて無駄な時間の発生を更に減少させている。

ランダムウオークフィルタ（１２）の出力はチャージポ
ンプ回路（７）へそのチャージポンプ動作を制御する制
御信号として供給される。すなわち、制御信号が例えば
ハイレベルであればチャージポンプ動作が行われ、つま
りフィードバックループが閉じてロック状態となり、ロ
ーレベルであればチャージポンプ動作が停止され、つま
りフィードバックループが開いてホールド状態となる。

なお、エンベローフ検波Ｉｎ　（１０）　、トラッキン
グコンパレータ（１１）及びランダムウオークフィルタ
（１２）はフィードフォワード系を構成している。

第６図及び第７図を参照して、第５図の回路動作を説明
する。

先ず、第６図はノーマル再生時の動作説明に供するため
のもので、いま、増幅器（２）より第６図Ａに示すよう
なノイズ、ドロップアウトを含むＲＦ信号Ｓ１がエンベ
ロープ検波回路（１０）に供給されると、こ−で高速の
両波整流が行われ、その出力側には第６図Ｂに示すよう
なエンベロープ波形信号Ｓ２が得られる。このエンベロ
ープ波形信号Ｓ２はトラッキングコンパレータ（１１）
に供給され、こ＼でエンベロープ波形信号Ｓ２のレベル
に応じた自動可変のスレッショルドレベルと比較され、
この結果トラッキングコンパレータ（１１）の出力側に
は第６図Ｃに示すような出力信号Ｓ３が得られる。第６
図Ｃにおいてローレベルの期間はＲＦ信号Ｓ工に対応す
るエンベロープ波形信号ｓ２がスレッショルドレベルに
達せず、ＲＦ信号Ｓ工が不良の状態、ハイレベルの期間
はＲＦ倍信号１に対応するエンベロープ波形信号Ｓ２が
スレ・ノンョルドレベルに達し、ＲＦ信号Ｓ１が良好な
状態を表している。なお、トラッキングコンパレータ（
１１）の出力信号Ｓ３の波形はエンベロープ波形自体や
システムのノイズ等が重畳しているためその側縁近傍等
にヒゲ状の信号が発生して好ましい状態ではない。

そこで、このようなトラッキングコンパレータ（１１）
の出力信号Ｓ３をランダノ・つオークフィルタ（１２）
に供給してそのバタツキを取り除くようにする。この結
果ランダムウオークフィルタ（１２）の出力側には第６
図りに示すような良好に波形整形された出力信号Ｓ、が
得られる。

一方、波形整形回路（４）の出力側には、ＲＦ信号Ｓ１
　（第６図Ａ）が波形等化され、更に波形整形されて第
６図已に示すような出力信号ｓ５が得られる。この出力
信号ｓ５を第６図りのランダムウオークフィルタ（１２
）の出力信号ｓ４と対比させると、ランダムウオークフ
ィルタ（１２）の出方信号Ｓ４がハイレベルのときは波
形整形回路（４）の出力信号Ｓ５には良いデータ（ＯＫ
）が分布し、口−レベルのときは悪いデータ（ＮＧ）が
分布することになる。つまり、ランダムウオークフィル
タ（１２）の出力信号Ｓ４がハイレベルのときは、波形
整形回路（４）の出力信号Ｓ５は良好でＰＬＬをかける
にふされしい信号であり、一方ランダムウォークフィル
タ（１２）の出力信号Ｓ４がローレベルのときは、波形
整形回路（４）の出力信号Ｓ５は良好でなく　ＰＬＬを
かけるにふされしくない信号であることを示している。

そこで、このランダムウオークフィルタ（１２）の出力
信号Ｓ４を制御信号としてチャージポンプ回路（７）に
供給しその動作を制御するようにする。

すなわち、波形整形回路（４）からの出力信号Ｓ５が位
相比較及びデータ抜き取り回路（６）に供給されてＶ　
ＣＯＦ９１からの信号と位相比較され、その位相比較誤
差信号がチャージポンプ回路（７）に供給される。

その時ランダムウオークフィルタ（１２）からの出力信
号Ｓ４がハイレベルのときはチャージポンプ回路（７）
を動作状態となしてチャージ電流をローパスフィルタ（
８）へ流し、実質的なＰＬＬ回路（５）をフィードバッ
クループを閉じてロック状態とする。

一方、出力信号Ｓ４がローレベルのときはチャージポン
プ回路（７）を非動作状態となしてチャージ電流をロー
パスフィルタ（８）に何も流さず、実質的にＰＬＬ回路
（５）のフィードバックループを開いてホールド状態と
し、それまでロックがかかっていた状態でＶ　ＣＯ（９
１を発注させるようにする。

このとき、Ｖ　ＣＯ（９１にはローパスフィルタ（８）
より第６図Ｆに示すような波形を有する出力信号Ｓ６が
供給される。この結果■Ｃ○（９）の発振周波数は成る
定められた自走周波数に戻ることなしに、つまりその無
駄な時間を生じることなしに、略々一定の発振周波数で
安定することになる。

第７図は高速再生時の各部の信号波形を示すもので、そ
の動作はノーマル再生時と同様であり、従って、こ＼で
は対応する部分の信号波形に同一の波形番号８１〜Ｓ６
を付すに留め、その詳細説明は省略する。

このようにして、従来外乱等によってＰＬＬのロックが
はずれるということを、ＰＬＬ自体のフィードバック系
のみに頼っていたので、キャプチャレンジを広く、プル
インタイムを短くすることが同時にできなかったが、こ
＼ではＲＦ倍信号状態を別回路、つまりフィードフォー
ワード系の回路で検出し、フィードバック系の回路を制
御することで、外乱に対してキャプチャレンジやロック
レンジが広く、しかもプルインタイルの短いＰＬＬを含
むクロック抽出回路が略々無調整で実現できる。

Ｄ　発明が解決しようとする問題点 ところが、第５図の如き回路の場合、ノイズの混入やオ
フトラック時の引き込み特性が不安定になりがちであっ
た。つまり、例えば第２図Ａに示すように、ＲＦ波形の
中間においてノイズが混入すると、第２図已に示すよう
に■ＣＯの制御電圧Ｖｃはこれに応答して変化し、次に
真のＲＦ彼形が到来してもＰＬＬ回路はロックせず、ロ
ックはずれ状態を呈することがあった。

また、高速サーチ時プラスアジマスとマイナスアジマス
のヘッドのアジマス角度差から生じる実効相対速度の差
によってＰＬＬ回路の引き込み能力が落ちてしまってい
た。これは実効相対速度の差によって２つのヘッド間の
データ、キャリアの周波数差が生じて来て結果としてキ
ャプチャレンジが減少したようにみえてしまうからであ
る。

この発明は斯る点に鑑みてなされたもので、不安定にな
りがちだったノイズの混入、オフセット時の引き込み特
性を向上させ、高速サーチ時アジマス角度差による実効
相対速度ができても安定に動作し、±３００倍速以上の
高速サーチも実現できるＰＬＬ回路を提供するものであ
る。

Ｅ　問題点を解決するための手段 この発明によるＰＬＬ回路は、少くとも積分型ローパス
フィルタ（８）を含むＰＬＬ回路において、上記ローパ
スフィルタの出力側に引き込み手段（２０，２１，２２
）を設け、上記ローパスフィルタの出力と所定電圧を比
較し、比較誤差信号を上記ローパスフィルタに帰還する
ように構成している。

Ｆ　作用 ローパスフィルタ（８）の出力側に引き込み手段として
の引き込み回路（２０）と、引き込み電圧発生回路（２
１）と、引き込み電圧制御回路（２２）とを設け、引き
込み電圧制御回路（２２）からの引き込み電圧制御信号
により引き込み電圧発生回路（２１）より所定電圧すな
わち引き込み電圧Ｖｐを発生させ、ローパスフィルタ（
８）の出力電圧すなわち■ＣＯ制御電圧Ｖｃと比較し、
制御電圧Ｖｃが引き込み電圧Ｖｐより高いときは引き込
み回路（２ｏ）より例えば誤差電流をローパスフィルタ
（８）のコンデンサに流し込んでローパスフィルタの出
力電圧を下げ、制御電圧Ｖｃが引き込み電圧Ｖｐより低
いときは引き込み回路（２０）に誤差電流すなわちロー
パスフィルタ（８）のコンデンサからの放電電流を吸い
込んでローパスフィルタ（８）の出力電圧を上げること
により、ＰＬＬ回路の引き込み動作の安定化、引き込み
時間の短縮化並びに超高速の高速サーチの実現化等を図
るようにしたものである。

Ｇ　実施例 以下、この発明の一実施例を第１図〜第４図に基づいて
詳しく説明する。

Ｇ１全体の構成と動作 第１図は本実施例の回路構成を示すもので、同図におい
て、第５図と対応する部分には同一符号を付し、その詳
細説明は省略する。

完全積分型ローパスフィルタ（８）の出方側に引き込み
回路（２０）を設け、この引き込み回路（２ｏ）の一方
の入力側にローパスフィルタ（８）の出力すなわちｖ　
ＣＯ：Ｈ訓電圧Ｖｃを供給する。（２３）は各種の制御
信号が供給される制御入力端子であって、この入力端子
（２３）がらの制御信号が引き込み電圧制御回路（２２
）に供給されて論理的に処理され、引き込み電圧制御信
号として引き込み電圧発生回路（２１）に供給される。

引き込み電圧発生回路（２１）は引き込み電圧制御信号
に応答して引き込み電圧Ｖｐを発生し引き込み回路（２
ｏ）の他方の入力側に供給する。

引き込み回路（２ｏ）は制御電圧Ｖｃと引き込み電圧Ｖ
ｐを比較し、その比較誤差電圧を電流に変換してローパ
スフィルタ（８）に帰遷する。

引き込み回路（２０）は制御電圧Ｖｃが引き込み電圧Ｖ
ｐより高いときはその比較誤差電圧を電流に変換し、こ
の電流を実線ａで示すような方向にローパスフィルタ（
８）のコンデンサ（８ａ）に流し込んで充電し、これに
よりコンデンサ（８ａ）の極性が図に示すように変化す
るので差動アンプ（８ｂ）の出力すなわち制御電圧ＶＣ
は低くなる。そして、この動作が制御電圧Ｖｃが引き込
み電圧Ｖｐと等しくなるまで続けられ、最終的に制御電
圧ｖ（は引き込み電圧Ｖｐと等しくなり、これにより■
ｃＯ（９）の制御電圧ＶｃはＰＬＬ回路が口、りしゃす
い電圧に設定される。

・また、引き込み回路（２ｏ）は制御電圧Ｖｃが引き込
み電圧Ｖｐより低いときはその比較系Ｍ電圧を電流に変
換し、これに相当する電流を実線すで示すような方向に
ローパスフィルタ（８）のコンデンサ（８ａ）より吸い
込み、これによりコンデンサ（８ａ）の極性が図に示す
ように変化するので差動アンプ（８ｂ）の出力すなわち
制御電圧Ｖｃは高くなる。そして、この動作が制御電圧
ＶＣが引き込み電圧Ｖｐを等しくなるまで続けられ、最
終的に制御電圧ＶＣは引き込み電圧Ｖｐと等しくなり、
これによりＶ　ＣＯ（９１の制御電圧ＶｃはＰＬＬ回路
がロックしやすい電圧に設定される。

このようにローパスフィル外８）は完全積分型であり、
直流成分に対して帰還がが＼っているわけでないので、
引き込み回路（２ｏ）によってローパスフィルタ（８）
のアンプ（８ｂ）に直流帰還をかけているわけである。

このようにすることによって、従来完全積分型フィルタ
の決定的な欠点であった人力データのデユーティ異常に
ょるロックはずれ、入力データのアイパターンが開いて
いないことによるロックはずれ等のトラブルから免れる
ことができる。特に可変速再生、アフクレコーディング
等、ＲＦ波形自体が大きく欠落する部分ができたとき等
すぐにＰＬＬ回路が引き込めるような周波数でＶ　ＣＯ
（９１が発振できるので良い。

また、第２図において、第２図ＡのようにＲＦ波形の中
間においてノイズが７昆入しても■Ｃ○（９）の制御電
圧Ｖｃはこれに応答して１時的に上昇するもすぐに引き
込み電圧Ｖｐにより通常のレベルまで引き込まれ、次に
真のＲＦ波形が到来したときはＰＬＬがロックしやすい
泣訴にある。

第３図は高速サーチ（ＦＦ）時の場合を示すもので、Ａ
ヘッド及びＢヘッドの走査により得られたＲＦ波形は第
３図Ａに示すようにいわゆるそろばん玉状となる。この
ときローパスフィルタ（８）よりＶＣ○（９）に与えら
れる制御電圧Ｖｃは第３図已に示すようにヘッドによっ
て異なる。このことは早送り　（ＦＦ）側と巻取り　（
ＲＥＷ）Ｉｌｌのサーチで２つの異なるアジマスを持っ
たヘッドの実効相対速度に差が生じてサーチ速度が早く
なればなる程その差が拡大する。つまり、２つのヘッド
が再生するＲＦ倍信号キャリヤの周波数（Ｙ友いて来る
べきクロック周波数）に差が出て（ることを意味する。

そこで、引き込み電圧制御回路（２０）で引き込み電圧
発生回路（２１）より発生ずる引き込み電圧ｖｐを制御
し、第３図Ｃに示すようにＰＬＬ回路が引き込みやすい
ような引き込み電圧Ｖｐをヘッド毎に制御してやる。つ
まり、ローパスフィルタ（８）からの制御電圧Ｖｃを第
３図Ｃに示すような引き込み電圧Ｖｐを一致してやるよ
うにする。このとき、何もしなければロックはずれを起
こすか、疑似ロックするが、上述の如（制御電圧Ｖｃを
引き込み電圧Ｖｐと一致させるようにすることにより、
両方のＲＦ波形できちんとロックがか＼るようになる。

Ｇ２要部の構成 第４図は第１図の具体的回路構成の一例を示すもので、
第４図において第１図と対応する部分には同一符号を付
して示す。制御入力端子（２３）は？ｊｊ数個の制御入
力端子（２３ａ　）〜（２３ｆ　）から成り、例えば入
力端子（２３ａ　）にはシステムコントローラ（図示せ
ず）より１６倍速再生の時ローレベルとなる信号が供給
され、入力端子（２３ｂ）にはシステムコントローラよ
り１６倍速再生時テープ走行がリバース方向のときはハ
イレベルの信号、フォワード方向のときはローレベルの
信号が供給される。入力端子（２３ｃ）にはドラムサー
ボ回路（図示せず）より早送り　（Ｆ　Ｆ）モードでは
ハイレベルの信号、巻取り（ＲＥＷ）モードではローレ
ベル信号が供給される。入力端子（２３ｄ　）にはドラ
ムサーボ回路よりＡヘッドのときはローレベル、Ｂヘッ
ドのときにはハイレベルのスイッチングパルスが供給さ
れる。入力端子（２３ｅ）にはドラムサーボ回路よりサ
ーチモードではローレベルに、ノーマル再生モードでは
ハイレベルの信号が供給される。入力端子（２３ｆ　）
にはドラムサーボ回路よりＲＦ倍信号有るときはローレ
ベル、ＲＦ倍信号無いときはハイレベルの信号が供給さ
れる。

入力端子（２３ａ　）　、　　（２３ｂ　）は引き込み
電圧制御回路（２２）のアンド回路（２２ａ　）の各入
力端子に接続され、アンド回路（２２ａ　）の出力端子
はノア回路（２２ｂ　）の一方の入力端に接続される。

入力端子（２３ｃ　）　、　　（２３ｄ　）はイクスク
ルーシブオア回路（２２ｃ　）の各入力端に接続され、
イクスクルーシブオア回路（２２ｃ　）の出力端はアン
ド回路（２２ｄ　）の一方の入力端に接続される。入力
端子（２３ｅ）はアンド回路（２２ｅ）の一方の入力端
に接続され、入力端子（２３ｆ　’）はインバータ（２
２ｆ）を介してアンド回路（２２ｅ　）の他方の入力端
に接続される。アンド回路（２２ｅ　）の出力端はイン
バータ（２２ｇ）を介してアンド回路（２２ｄ　）の他
方の入力端に接続される。また入力端子（２３ｅ　）が
ノア回路（２２ｈ　）の他方の入力端に接続され、イク
スクルーシブオア回路（２２ｃ　）の出力端がインバー
タ（２２ｉ　）を介してノア回路（２２ｈ　）の他方の
入力端に接続される。

ノア回路（２２ｂ　）の出力端はインバータ（２２ｊ　
）を通り引き込み電圧発生回路（２１）の抵抗器（２１
ａ　）を介してトランジスタ（２１ｂ　）のエミ・ツタ
に接続され、アンド回路（２２ｄ　）の出力端は抵抗器
（２１ｃ　）を介してトランジスタ（２１ｄ　）のエミ
ッタに接続される。トランジスタ（２１ｂ　）のコレク
タは抵抗器（２１ｅ）を介してトランジスタ（２１ｆ　
）のベースに接続されると共に更に抵抗器（２１ｇ　）
を介して負の電源端子−Ｂに接続される。トランジスタ
（２１ｄ　）のコレクタは抵抗器（２１ｈ　’）を介し
てトランジスタ（２１ｉ　）のベースに接続されると共
に更に抵抗器（２Ｎ　）を介して負の電源端子−已に接
続される。トランジスタ（２１ｂ）　、　　（２１ｄ）
のベースは接地されると共に可変抵抗器（２１ｋ　）を
介して負の電源端子−Ｂに接続される。トランジスタ（
２１ｆ　）　、　　（２１ｉ　）の各エミッタは共に負
の電源端子−Ｂに接続される。

トランジスタ（２１ｆ　）　、　　（２１ｉ　）の各コ
レクタは夫々抵抗器（２１ｍ　）　、　　（２１１）を
介して共通接続され、この共通接続点が可変抵抗器（２
１ｋ　）の摺動端子に接続され、また引き込み回路（２
０）の抵抗器（２０ａ　）を介してアンプ（２０ｂ　）
の反転入力端子に接続されると共にコンデンサ（２０ｃ
　）を介して接地される。アンプ（２０ｂ）の反転入力
端子と出力端子間には抵抗器（２０ｄ　）が接続され、
非反転入力端子と出力端子間には抵抗器（２０ｅ　）　
。

（２Ｏｆ　）が接続される。また、アンプ（２０ｂ　）
の非反転入力端子は抵抗器（２０ｇ　）を介してローパ
スフィルタ（８）の出力側に接続される。抵抗器（２０
ｅ　）及び（２Ｏｆ　）の共通接続点は抵抗器（２０ｈ
　）を介してチャージポンプ回路（７）の出力側に接続
されると共に抵抗器（２０ｉ　）を介してチャージポン
プダンパ回路（２４）のアンプ（２４ａ　）の出力側に
接続される。なお、チャージポンプダンパ回路（２４）
はチャージポンプ回路（７）の無駄な動作を抑制し、誤
差電圧の波形を整形して出すもので、その詳細は必要で
あれば特願昭６０−２５５４５８号を参照されたい。

Ｇ３要邪の動作 ノーマル再生時には入力端子（２３ｅ　）に供給される
信号がハイレベルとなると共に入力端子（２３ａ）及び
（２３ｃ　）に供給される信号がハイレベルとなり、こ
れが引き込み電圧制御回路（２２）で論理処理されて引
き込み電圧発生回路（２１）のトランジスタ（２１ｂ　
）、　　（２１ｄ　）に夫々ローレベルの信号が供給さ
れ、トランジスタ（２１ｂ　）、（２１ｄ　）がオフと
なり、これに伴ってトランジスタ（２１ｆ　）　。

（２１ｉ　）がオフとなり、引き込み電圧発生回路（２
１）の出力側にはノーマル再生中一定の引き込み電圧Ｖ
ｐが発生される。従って引き込み回路（２０）は上述の
如く、引き込み電圧Ｖｐとローパスフィルタ（８）から
の制御電圧Ｖｃを比較し、その誤差情報をローパスフィ
ルタ（８）に帰還し、制御電圧Ｖｃが引き込み電圧Ｖｐ
と等しくなるようにする。

１６倍速再生時には入力端子（２３ａ）に供給される信
号がローレベルとなり、入力端子（２３ｂ　）にはテー
プ走行がリバース方向のときハイレベル、フォワード方
向のときローレベルの信号が供給される。これが引き込
み電圧制御回路（２２）で論理処理されてリバース方向
のときはノーマル再生時同様引き込み電圧発生回路（２
１）のトランジスタ（２１ｂ）　、　　（２１ｄ）に夫
々ローレベルの信号が供給され、トランジスタ（２１ｂ
　）　、　　（２１ｄ　）　　がオフとなり、これに伴
ってトランジスタＣ２１ｆ　）　　。

（２１ｉ　）がオフとなり、引き込み電圧発生回路（２
１）の出力側には一定の引き込み電圧Ｖｐが発生される
。またフォワード方向のときは引き込み電圧発生回路（
２１）のトランジスタ（２１ｂ　）にハイレベル、トラ
ンジスタ（２１ｄ　’）にローレベル信号が供給され、
トランジスタ（２１ｂ　”）がオン、トランジスタ（２
１ｄ　’）がオフとなり、これに伴ってトランジスタ（
２１ｆ　）がオン、トランジスタ（２１ｉ　）がオフと
なり、引き込み電圧発生回路（２１）の出力側には抵抗
器（２１ｍ　）に依存して所定量引き下げられた引き込
み電圧Ｖｐが発生される。従って引き込み回路（２０）
はリバース方向のときは一定の引き込み電圧Ｖｐにロー
パスフィルタ（８）からの制御電圧Ｖｃがなるように引
き込みを行い、フォワード方向のときは所定量引き下げ
られた引き込み電圧Ｖｐにローパスフィルタ（８）から
の制御電圧Ｖｃがなるように引き込み動作を行う。

高速サーチ時には入力端子（２３ｅ　）に供給される信
号がローレベルとなり、入力端子（２３ｃ）には早送り
モードではハイレベル、巻戻しモードではローレベルの
信号が供給される。これが引き込み電圧制御回路（２２
）で論理処理されて引き込み電圧発生回路（２１）に供
給される。引き込み電圧発生回路（２１）の動作を例え
ば早送り　（ＦＦ）モ−ドの場合を例にとり、第３図を
も参照し乍ら説明する。

Ａヘッドにて走査中で第３図Ａに示すようなＲＦ倍信号
得られる期間Ｔ１では引き込み電圧制御回路（２２）よ
りローレベルの信号が引き込み電圧発生回路（２１）の
トランジスタ（２１ｂ）　、　　（２１ｄ）に供給され
、トランジスタ（２１ｂ）　、　　（２１ｄ）がオフと
なり、これに伴ってトランジスタ（２１ｆ　）　。

（２１ｉ　）がオフとなり、引き込み電圧発生回路（２
１）の出力側には第３図Ｃに示すようにノーマル再生時
と同様の一定の引き込み電圧Ｖｐが得られる。

Ａヘッド走査期間とＢヘッド走査期間の中間でＲＦ倍信
号ない期間Ｔ２では引き込み電圧制御回路（２２）より
ハイレベルの信号が引き込み電圧発生回路（２１）のト
ランジスタ（２１ｂ）　、　　（２１ｄ）に供給され、
トランジスタ（２１ｂ）　、　　（２１ｄ）がオンとな
り、これに伴ってトランジスタ（２１ｆ　）　　。

（２１ｉ　）がオンとなり、引き込み電圧発生回路（２
１）の出力側には抵抗器（２１ｍ　）　、　　（２１ｊ
２　）に依存して第３図Ｃに示すように所定量引き下げ
られた引き込み電圧Ｖｐが得られる。

Ｂヘッドで走査中で第３図Ａに示すようなＲＦ倍信号得
られる期間Ｔ３では引き込み電圧制御回路（２２）より
引き込み電圧発生回路（２１）のトランジスタ（２１ｂ
　）にはハイレベル、トランジスタ（２１ｄ　）にはロ
ーレベルの信号が供給され、トランジスタ（２１ｂ　）
がオン、トランジスタ（２１ｄ　）がオフとなり、これ
に伴ってトランジスタ（２１ｆ　）がオン、トランジス
タ＜２１ｉ　）がオフとなり引き込み電圧発生回路（２
１）の出力側には抵抗器（２１＋ｍ　）に依存して第３
図Ｃに示すように期間Ｔ２の場合より若干少ない程度に
所定量引き下げられた引き込み電圧Ｖｐが得られる。

Ａヘッド、Ｂヘッドの走査中でない期間Ｔ４では上述の
期間Ｔ１と同様に引き込み電圧制御回路（２２）よりロ
ーレベルの信号が引き込み電圧発生回路（２１）に供給
されて各トランジスタがオフとなり、引き込み電圧発生
回路（２１）の出力側には第３図Ｃに示すようにノーマ
ル再生時と同様の一定の引き込み電圧Ｖｐが得られる。

このようにして得られる引き込み電圧Ｖｐにローパスフ
ィルタ（８）からの制御電圧Ｖｃが引き込まれて、次段
のＶ　ＣＯ（９１には早送りモード時第３図Ｃに示すよ
うな引き込み電圧Ｖｐ相当の制御電圧Ｖｃが供給される
。

つまり、早送りモード時にはＡヘッド、Ｂヘッドで走査
して得られる第３図Ａに示すようなＲＦ倍信号対応して
ローパスフィルタ（８）の出力側には第３図Ｂに示すよ
うな制御電圧Ｖｃが得られるも、これをそのま＼Ｖ　Ｃ
Ｏ（９１に供給するとＰＬＬ回路は発塩してしまうので
、この制御電圧Ｖｃを第３図に示すような引き込み電圧
Ｖｐで引き込み、この引き込み電圧ｖｐ相当の制御電圧
ＶｃをＶＣＯ（９）に与え、ＰＬＬ回路の引き込みの安
定性１．引き込み時間の短縮を図るようにいるわけであ
る。

Ｈ発明の効果 上述の如くこの発明によれば、ＰＬＬ回路のローパスフ
ィルタの出力側に引き込み手段を設け、ローパスフィル
タの出力すなわちＶＣＯの制御電圧と所定電圧すなわち
引き込み電圧を比較し、その比較誤差信号をローパスフ
ィルタに帰還して制御電圧を引き込み電圧に一致させる
ようにしたので、ノーマル再生時、可変速再生時の引き
込み動作の安定性が向上すると共に引き込み時間が短縮
され、ノーマル再生時オフトラックして来ても引き込み
能力があり、アフタレコーディングをやり、位相比較す
べきＲＦ倍信号無くなっても安定に引き込むことができ
、しかも高速サーチを確実にして高速サーチが可能な速
度を著しく向上させることができ、アイパターンがとじ
て入力データのデユーティが多少ずれてきても安定な再
生を行うことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
及び第３図は動作説明に供するための線図、第４図はこ
の発明の要部の回路構成図、第５図は従来のＰＬＬ回路
を含むクロック抽出回路を示す回路構成図、第６図及び
第７図は第５図の動作説明に供するための回路構成図で
ある・

Claims (1)

1. 【特許請求の範囲】 少くとも積分型ローパスフィルタを含むＰＬＬ回路にお
   いて、 上記ローパスフィルタの出力側に引き込み手段を設け、 上記ローパスフィルタの出力と所定電圧を比較し、 比較誤差信号を上記ローパスフィルタに帰還するように
   したことを特徴とするＰＬＬ回路。