JP2586453B2

JP2586453B2 - Ｐｌｌ回路

Info

Publication number: JP2586453B2
Application number: JP61125130A
Authority: JP
Inventors: 員好江端
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-05-30
Filing date: 1986-05-30
Publication date: 1997-02-26
Anticipated expiration: 2012-02-26
Also published as: JPS62281617A

Description

【発明の詳細な説明】以下の順序でこの発明を説明する。

Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術Ｄ発明が解決しようとする問題点Ｅ問題点を解決するための手段（第１図）Ｆ作用Ｇ実施例 G₁全体の構成と動作（第１図〜第３図） G₂要部の構成（第４図） G₃要部の動作Ｈ発明の効果Ａ産業上の利用分野この発明は、バースト状に伝送されてくる情報よりク
ロックを抽出してデータを抜き取るクロック抽出回路等
に用いて好適なPLL回路に関する。

Ｂ発明の概要この発明は、バースト状に伝送されてくる情報よりク
ロックを抽出してデータを抜き取るクロック抽出回路等
に用いて好適な少くとも積分型ローパスフィルタを含む
PLL回路において、ローパスフィルタに引き込み手段と
しての引き込み回路を設けると共に、引き込み回路は、
引き込み電圧発生回路、引き込み電圧制御回路及び比較
器を有し、引き込み電圧発生回路により所定の引き込み
電圧を発生させ、VCOの制御電圧と比較器により比較
し、この比較出力によりローパスフィルタの入力電圧を
制御すると共に、引き込み電圧制御回路はRF信号の無い
期間ではRF信号の有る期間に比べて引き込み電圧発生回
路の出力電圧を所定量低下させるようにしたことによ
り、通常及び可変速再生時の安定度を向上させ、サブコ
ード及びPCM各エリアへのアフタレコーディング時のPLL
回路の引き込み安定度と引き込み時間を向上させ、しか
も高速サーチが可能な速度を著しく向上させるようにし
たものである。

Ｃ従来の技術バースト状の情報の伝送システムとして、例えば、等
角間隔、つまり180度の角間隔を保ってテープ案内ドラ
ムの周辺部に複数個の回転ヘッドが配置され、磁気テー
プがテープ案内ドラムの周辺のその180度角範囲よりも
狭い例えば90度角範囲にわたって巻き付けられた記録再
生装置が考えられる。

このような記録再生装置において、ノーマル再生時に
回転ヘッドより再生されて得たRF信号は、回転ヘッドが
略々テープに接触する期間だけ信号レベルが大きくなる
バースト状の信号波形をしている。このようなRF波形が
波形等化され、更に波形整形されてPLL回路に供給され
る。

PLL回路はRF波形のレベルが十分に大きいときは、ロ
ックして安定状態にあるも、RF信号のレベルが非常に小
さい（実質的に信号のない部分）ときはロックせずにフ
リーラン状態となり、PLL回路が自走する（電圧制御型
発振器（以下、VOCと称する）が自走する）ので、VCOの
発振周波数が自走周波数付近にまで変化してしまい、再
度正規のRF信号が入って来るまで、その不安定な状態を
許すようになる。

このことは、早送り（FF）サーチや巻き戻し（REW）
サーチの如き高速再生時にも同様のことがいえる。すな
わち、高速再生時は複数個の回転ヘッドが１スキャンで
複数個のトラックを横切り、このとき各ヘッドの出力は
アジマスの合ったトラックでは出力が得られ、アジマス
の合わないトラックでは出力が得られないため、いわゆ
るソロバン玉のようなRF信号が得られる。

従って、このようなRF信号が実質的に供給されるPLL
回路はRF信号のレベルに十分に大きいところでは、ロッ
クして安定状態になるも、RF信号が実質的になかった
り、或いはソロバン玉のRF波形の谷の部分ではロックせ
ずにフリーラン状態となり不安定な状態になる。

ところが、上述の如くRF信号のレベルが小さくなり、
ロックがはずれてフリーラン状態となり、VCOが自走周
波数付近にまで変化してしまうような従来装置の場合、
次のような種々の欠点がある。

先ず、キャプチャレンジ（PLLが、最初ロックしてな
い状態から入力信号を変えていった場合、その信号にロ
ックできるVCOの発振周波数範囲）は広くできないと云
うことである。仮にキャプチャレンジを広くできたとし
てもプルインタイム（引き込みまでの時間）が長くな
り、ロックレンジ（PLLが、最初ロックしている状態で
入力信号を変えていった場合、その信号とロック状態を
保持することができるVCOの発振周波数範囲）も実質的
にそれほど広くならず、現状ではせいぜい±２〜３％程
度である。また、自走周波数の調整等も必要であり、し
かも、RF信号のドロップアウトからのリカバリタイム
（ロックがはずれてからロックするまでの時間）が短く
ても、PLLが長時間ロックはずれが起きてしまう等の不
都合がある。

そこで、本発明者は上述の諸欠点を一掃し得るクロッ
ク抽出回路を先に提案した（特願昭60−85863号）。

第５図はその構成を示すもので、同図において、
（１）は代表的に１個のみを示した回転ヘッドであっ
て、この回転ヘッド（１）は、実際には図示せずもテー
プ案内ドラムの周辺部に180度の角間隔をもって取付け
られた複数個の回転ヘッドから成り、スイッチングパル
スにより交互に切換えられてその出力が取り出されるよ
うになされている。また、図示せずも磁気テープがテー
プ案内ドラムの周辺の例えば90度の角範囲にわたって巻
き付けられている。

回転ヘッド（１）により記録媒体例えばテープ上から
読み出された再生信号（RF信号）は増幅器（２）で増幅
された後波形等化回路（３）に供給され、こゝで波形等
化される。波形等化回路（３）からの出力は波形整形回
路（４）に供給され、こゝで波形整形された後PLL回路
（５）に供給される。PLL回路（５）は位相比較及びデ
ータ抜き取り回路（６）、チャージポンプ回路（７）、
完全積分型のローパスフィルタ（８）及びVCO（９）か
らなり、VCO（９）の出力が位相比較及びデータ抜き取
り回路（６）に帰還されてフィードバック系を構成して
いる。このPLL回路（５）において、クロックが抽出さ
れて再生され、またデータが抜き取られて再生される。

増幅器（２）の出力側に高速のエンベロープ検波回路
（10）が設けられ、こゝで再生信号（RF信号）のエンベ
ロープが高速で両波整流されてエンベロープ波形に変換
される。エンベロープ検波回路（10）の検波出力はトラ
ッキングコンパレータ（11）に供給され、こゝでエンベ
ロープ波形に応じた自動可能のスレッショルドレベルと
比較され、実質的にRF信号の落ち込みの点が検出され
る。トラッキングコンパレータ（11）の出力はランダム
ウォークフィルタ（12）に供給され、こゝでトラッキン
グコンパレータ（11）の出力波形の側端に存在する不安
定部分（バタツキ）が取り除かれる。つまり、トラッキ
ングコンパレータ（11）及びランダムウォークフィルタ
（12）はエンベロープ波形を波形整形する一種の波形整
形手段として働く。ランダムウォークフィルタ（12）に
はVCO（９）の発振周波数を所定の分周比で分周した周
波数を有するクロックが供給されるようになされてお
り、これにより状態遷移の速度が位相比較周波数によっ
て変化し、通常の固定クロックを使用したものに比べて
無駄な時間の発生を更に減少させている。

ランダムウォークフィルタ（12）の出力はチャージポ
ンプ回路（７）へそのチャージポンプ動作を制御する制
御信号として供給される。すなわち、制御信号が例えば
ハイレベルであればチャージポンプ動作が行われ、つま
りフィードバックループが閉じてロック状態となり、ロ
ーレベルであればチャージポンプ動作が停止され、つま
りフィードバックループが開いてホールド状態となる。
なお、エンベロープ検波回路（10）、トラッキングコン
パレータ（11）及びランダムウォークフィルタ（12）は
フィードフォワード系を構成している。

第６図及び第７図を参照して、第５図の回路動作を説
明する。

先ず、第６図はノーマル再生時の動作説明に供するた
めのもので、いま、増幅器（２）より第６図Ａに示すよ
うなノイズ、ドロップアウトを含むRF信号S₁がエンベロ
ープ検波回路（10）に供給されると、こゝで高速の両波
整流が行われ、その出力側には第６図Ｂに示すようなエ
ンベロープ波形信号S₂が得られる。このエンベロープ波
形信号S₂はトラッキングコンパレータ（11）に供給さ
れ、こゝでエンベロープ波形信号S₂のレベルに応じた自
動可変のスレッショルドレベルと比較され、この結果ト
ラッキングコンパレータ（11）の出力側には第６図Ｃに
示すような出力信号S₃が得られる。第６図Ｃにおいてロ
ーレベルの期間はRF信号S₁に対応するエンベロープ波形
信号S₂がスレッショルドレベルに達せず、RF信号S₁が不
良の状態、ハイレベルの期間はRF信号S₁に対応するエン
ベロープ波形信号S₂がスレッショルドレベルに達し、RF
信号S₁が良好な状態を表している。なお、トラッキング
コンパレータ（11）の出力信号S₃の波形はエンベロープ
波形自体やシステムのノイズ等が重畳しているためその
側縁近傍等にヒゲ状の信号が発生して好ましい状態では
ない。

そこで、このようなトラッキングコンパレータ（11）
の出力信号S₃をランダムウォークフィルタ（12）に供給
してそのバタツキを取り除くようにする。この結果ラン
ダムウォークフィルタ（12）の出力側には第６図Ｄに示
すような良好に波形整形された出力信号S₄が得られる。

一方、波形整形回路（４）の出力側には、RF信号S
₁（第６図Ａ）が波形等化され、更に波形整形されて第
６図Ｅに示すような出力信号S₅が得られる。この出力信
号S₅を第６図Ｄのランダムウォークフィルタ（12）の出
力信号S₄と対比させると、ランダムウォークフィルタ
（12）の出力信号S₄がハイレベルのときは波形整形回路
（４）の出力信号S₅には良いデータ（OK）が分布し、ロ
ーレベルのときは悪いデータ（NG）が分布することにな
る。つまり、ランダムウォークフィルタ（12）の出力信
号S₄がハイレベルのときは、波形整形回路（４）の出力
信号S₅は良好でPLLをかけるにふさわしい信号であり、
一方、ランダムウォークフィルタ（12）の出力信号S₄が
ローレベルのときは、波形整形回路（４）の出力信号S₅
は良好でなくPLLをかけるにふさわしくない信号である
ことを示している。

そこで、このランダムウォークフィルタ（12）の出力
信号S₄を制御信号としてチャージポンプ回路（７）に供
給しその動作を制御するようにする。すなわち、波形整
形回路（４）からの出力信号S₅が位相比較及びデータ抜
き取り回路（６）に供給されてVCO（９）からの信号と
位相比較され、その位相比較誤差信号がチャージポンプ
回路（７）に供給される。その時ランダムウォークフィ
ルタ（12）からの出力信号S₄がハイレベルのときはチャ
ージポンプ回路（７）を動作状態となしてチャージ電流
をローパスフィルタ（８）へ流し、実質的なPLL回路
（５）をフィードバックループを閉じてロック状態とす
る。一方、出力信号S₄がローレベルのときはチャージポ
ンプ回路（７）を非動作状態となしてチャージ電流をロ
ーパスフィルタ（８）に何も流さず、実質的にPLL回路
（５）のフィードバックループを開いてホールド状態と
し、それまでロックがかかっていた状態でVCO（９）を
動作させるようにする。

このとき、VCO（９）にはローパスフィルタ（８）よ
り第６図Ｆに示すような波形を有する出力信号S₆が供給
される。この結果VCO（９）の発振周波数は或る定めら
れた自走周波数に戻ることなしに、つまりその無駄な時
間を生じることなしに、略々一定の発振周波数で安定す
ることになる。

第７図は高速再生時の各部の信号波形を示すもので、
その動作はノーマル再生時と同様であり、従って、こゝ
では対応する部分の信号波形に同一の波形番号S₁〜S₆を
付すに留め、その詳細説明は省略する。

このようにして、従来外乱等によってPLLのロックが
はずれるということを、PLL自体のフィードバック系の
みに頼っていたので、キャプチャレンジを広く、プルイ
ンタイムを短くすることが同時にできなかったが、こゝ
ではRF信号の状態を別回路、つまりフィードフォーワー
ド系の回路で検出し、フィードバック系の回路を制御す
ることで、外乱に対してキャプチャレンジやロックレン
ジが広く、しかもプルインタイムの短いPLLを含むクロ
ック抽出回路が略々無調整で実現できる。

Ｄ発明が解決しようとする問題点ところが、第５図の如き回路の場合、ノイズの混入や
オフトラック時の引き込み特性が不安定になりがちであ
った。つまり、例えば第２図Ａに示すように、RF波形の
中間においてノイズが混入すると、第２図Ｂに示すよう
にVCOの制御電圧Vcはこれに応答して変化し、次に真のR
F波形が到来してもPLL回路はロックせず、ロックはずれ
状態を呈することがあった。

また、高速サーチ時プラスアジマスとマイナスアジマ
スのヘッドのアジマス角度差から生じる実効相対速度の
差によってPLL回路の引き込み能力が落ちてしまってい
た。これは実効相対速度の差によって２つのヘッド間の
データ、キャリアの周波数差が生じて来て結果としてキ
ャプチャレンジが減少したようにみえてしまうからであ
る。

この発明は斯る点に鑑みてなされたもので、不安定に
なりがちだったノイズの混入、オフトラック時の引き込
み特性を向上させ、高速サーチ時アジマス角度差による
実効相対速度ができても安定に動作し、±300倍速以上
の高速サーチも実現できるPLL回路を提供するものであ
る。

Ｅ問題点を解決するための手段この発明によるPLL回路は、VCO（９）の出力とRF信号
とを位相比較し、積分型ローパスフィルタ（８）を介し
て得られた制御電圧によりVCO（９）を制御するように
したPLL回路において、ローパスフィルタ（８）に対し
引き込み手段としての引き込み回路（20）を設けると共
に、引き込み回路（20）は、引き込み電圧発生回路（2
1）、引き込み電圧制御回路（22）及び比較器（20）を
有し、引き込み電圧発生回路（21）により所定の引き込
み電圧を発生させ、VCO（９）の制御電圧と比較器（2
0）により比較し、この比較出力によりローパスフィル
タ（８）の入力電圧を制御すると共に、引き込み電圧制
御回路（22）はRF信号の無い期間ではRF信号の有る期間
に比べて引き込み電圧発生回路（21）の出力電圧を所定
量低下させるように構成している。

Ｆ作用ローパスフィルタ（８）の出力側に引き込み手段とし
ての引き込み回路（20）と、引き込み電圧発生回路（2
1）と、引き込み電圧制御回路（22）とを設け、引き込
み電圧制御回路（22）からの引き込み電圧制御信号によ
り引き込み電圧発生回路（21）より所定電圧すなわち引
き込み電圧Vpを発生させ、ローパスフィルタ（８）の出
力電圧すなわちVCO制御電圧Vcと比較し、制御電圧Vcが
引き込み電圧Vpより高いときは引き込み回路（20）より
例えば誤差電流をローパスフィルタ（８）のコンデンサ
に流し込んでローパスフィルタの出力電圧を下げ、制御
電圧Vcが引き込み電圧Vpより低いときは引き込み回路
（20）に誤差電流すなわちローパスフィルタ（８）のコ
ンデンサからの放電電流を吸い込んでローパスフィルタ
（８）の出力電圧を上げると共に、引き込み電圧制御回
路（22）は入力RF信号の有無に応じて引き込み電圧発生
回路（21）の出力電圧を可変するようにしたことによ
り、PLL回路の引き込み動作の安定化、引き込み時間の
短縮化並びに超高速の高速サーチの実現化等を図るよう
にしたものである。

Ｇ実施例以下、この発明の一実施例を第１図〜第４図に基づい
て詳しく説明する。

G₁全体の構成と動作第１図は本実施例の回路構成を示すもので、同図にお
いて、第５図と対応する部分には同一符号を付し、その
詳細説明は省略する。

完全積分型ローパスフィルタ（８）の出力側に引き込
み回路（20）を設け、この引き込み回路（20）の一方の
入力側にローパスフィルタ（８）の出力すなわちVCO制
御電圧Vcを供給する。（23）は各種の制御信号が供給さ
れる制御入力端子であって、この入力端子（23）からの
制御信号が引き込み電圧制御回路（22）に供給されて論
理的に処理され、引き込み電圧制御信号として引き込み
電圧発生回路（21）に供給される。引き込み電圧発生回
路（21）は引き込み電圧制御信号に応答して引き込み電
圧Vpを発生し引き込み回路（20）の他方の入力側に供給
する。

引き込み回路（20）は制御電圧Vcと引き込み電圧Vpを
比較し、その比較誤差電圧を電流に変換してローパスフ
ィルタ（８）に帰還する。

引き込み回路（20）は制御電圧Vcが引き込み電圧Vpよ
り高いときはその比較誤差電圧を電流に変換し、この電
流を実線ａで示すような方向にローパスフィルタ（８）
のコンデンサ（8a）に流し込んで充電し、これによりコ
ンデンサ（8a）の極性が図に示すように変化するので差
動アンプ（8b）の出力すなわち制御電圧Vcは低くなる。
そして、この動作が制御電圧Vcが引き込み電圧Vpと等し
くなるまで続けられ、最終的に制御電圧vcは引き込み電
圧Vpと等しくなり、これによりVCO（９）の制御電圧Vc
はPLL回路がロックしやすい電圧に設定される。

また、引き込み回路（20）は制御電圧Vcが引き込み電
圧Vpより低いときはその比較誤差電圧を電流に変換し、
これに相当する電流を実線ｂで示すような方向にローパ
スフィルタ（８）のコンデンサ（8a）より吸い込み、こ
れによりコンデンサ（8a）の極性が図に示すように変化
するので差動アンプ（8b）の出力すなわち制御電圧Vcは
高くなる。そして、この動作が制御電圧Vcが引き込み電
圧Vpを等しくなるまで続けられ、最終的に制御電圧Vcは
引き込み電圧Vpと等しくなり、これによりVCO（９）の
制御電圧VcはPLL回路がロックしやすい電圧に設定され
る。

このようにローパスフィルタ（８）は完全積分型であ
り、直流成分に対して帰還がかゝっているわけでないの
で、引き込み回路（20）によってローパスフィルタ
（８）のアンプ（8b）に直流帰還をかけているわけであ
る。このようにすることによって、従来完全積分型フィ
ルタの決定的な欠点であった入力データのデューティ異
常によるロックはずれ、入力データのアイパターンが開
いていないことによるロックはずれ等のトラブルから免
れることができる。特に可変速再生、アフタレコーディ
ング等、RF波形自体が大きく欠落する部分ができたとき
等すぐにPLL回路が引き込めるような周波数でVCO（９）
が発振できるので良い。

また、第２図において、第２図ＡのようにRF波形の中
間においてノイズが混入してもVCO（９）の制御電圧Vc
はこれに応答して１時的に上昇するもすぐに引き込み電
圧Vpにより通常のレベルまで引き込まれ、次に真のRF波
形が到来したときはPLLがロックしやすい位置にある。

第３図は高速サーチ（FF）時の場合を示すもので、Ａ
ヘッド及びＢヘッドの走査により得られたRF波形は第３
図Ａに示すようにいわゆるそろばん玉状となる。このと
きローパスフィルタ（８）よりVCO（９）に与えられる
制御電圧Vcは第３図Ｂに示すようにヘッドによって異な
る。このことは早送り（FF）側と巻取り（REW）側のサ
ーチで２つの異なるアジマスを持ったヘッドの実効相対
速度に差が生じてサーチ速度が早くなればなる程その差
が拡大する。つまり、２つのヘッドが再生するRF信号の
キャリヤの周波数（抜いて来るべきクロック周波数）に
差が出てくることを意味する。

そこで、引き込み電圧制御回路（20）で引き込み電圧
発生回路（21）より発生する引き込み電圧Vpを制御し、
第３図に示すようにPLL回路が引き込みやすいような引
き込み電圧Vpをヘッド毎に制御してやる。つまり、ロー
パスフィルタ（８）からの制御電圧Vcを第３図Ｃに示す
ような引き込み電圧Vpに一致してやるようにする。この
とき、何もしなければロックはずれを起こすか、疑似ロ
ックするが、上述の如く制御電圧Vcを引き込み電圧Vpと
一致させるようにすることにより、両方のRF波形できち
んとロックがかゝるようになる。

G₂要部の構成第４図は第１図の具体的回路構成の一例を示すもの
で、第４図において第１図と対応する部分には同一符号
を付して示す。制御入力端子（23）は複数個の制御入力
端子（23a）〜（23f）から成り、例えば入力端子（23
a）にはシステムコントローラ（図示せず）より16倍速
再生の時ローレベルとなる信号が供給され、入力端子
（23b）にはシステムコントローラより16倍速再生時テ
ープ走行がリバース方向のときはハイレベルの信号、フ
ォワード方向のときはローレベルの信号が供給される。
入力端子（23c）にはドラムサーボ回路（図示せず）よ
り早送り（FF）モードではハイレベルの信号、巻取り
（REW）モードではローレベル信号が供給される。入力
端子（23d）にはドラムサーボ回路よりＡヘッドのとき
はローレベル、Ｂヘッドのときにはハイレベルのスイッ
チングパルスが供給される。入力端子（23e）にはドラ
ムサーボ回路よりサーチモードではローレベルに、ノー
マル再生モードではハイレベルの信号が供給される。入
力端子（23f）にはドラムサーボ回路よりRF信号が有る
ときはローレベル、RF信号が無いときはハイレベルの信
号が供給される。

入力端子（23a），（23b）は引き込み電圧制御回路
（22）のアンド回路（22a）の各入力端子に接続され、
アンド回路（22a）の出力端子はノア回路（22b）の一方
の入力端に接続される。入力端子（23c），（23d）はイ
クスクルーシブオア回路（22c）の各入力端に接続さ
れ、イクスクルーシブオア回路（22c）の出力端はアン
ド回路（22d）の一方の入力端に接続される。入力端子
（23e）はアンド回路（22e）の一方の入力端に接続さ
れ、入力端子（23f）はインバータ（22f）を介してアン
ド回路（22e）の他方の入力端に接続される。アンド回
路（22e）の出力端はインバータ（22g）を介してアンド
回路（22d）の他方の入力端に接続される。また入力端
子（23e）がノア回路（22h）の他方の入力端に接続さ
れ、イクスクルーシブオア回路（22c）の出力端がイン
バータ（22i）を介してノア回路（22h）の他方の入力端
に接続される。

ノア回路（22b）の出力端はインバータ（22j）を通り
引き込み電圧発生回路（21）の抵抗器（21a）を介して
トランジスタ（21b）のエミッタに接続され、アンド回
路（22d）の出力端は抵抗器（21c）を介してトランジス
タ（21d）のエミッタに接続される。トランジスタ（21
b）のコレクタは抵抗器（21e）を介してトランジスタ
（21f）のベースに接続されると共に更に抵抗器（21g）
を介して負の電源端子−Ｂに接続される。トランジスタ
（21d）のコレクタは抵抗器（21h）を介してトランジス
タ（21i）のベースに接続されると共に更に抵抗器（21
j）を介して負の電源端子−Ｂに接続される。トランジ
スタ（21b），（21d）のベースは接地されると共に可変
抵抗器（21k）を介して負の電源端子−Ｂに接続され
る。トランジスタ（21f），（21i）の各エミッタは共に
負の電源端子−Ｂに接続される。

トランジスタ（21f），（21i）の各コレクタは夫々抵
抗器（21m），（21l）を介して共通接続され、この共通
接続点が可変抵抗器（21k）の摺動端子に接続され、ま
た引き込み回路（20）の抵抗器（20a）を介してアンプ
（20b）の反転入力端子に接続されると共にコンデンサ
（20c）を介して接地される。アンプ（20b）の反転入力
端子と出力端子間には抵抗器（20d）が接続され、非反
転入力端子と出力端子間には抵抗器（20e），（20f）が
接続される。また、アンプ（20b）の非反転入力端子は
抵抗器（20g）を介してローパスフィルタ（８）の出力
側に接続される。抵抗器（20e）及び（20f）の共通接続
点は抵抗器（20h）を介してチャージポンプ回路（７）
の出力側に接続されると共に抵抗器（20i）を介してチ
ャージポンプダンパ回路（24）のアンプ（24a）の出力
側に接続される。なお、チャージポンプダンパ回路（2
4）はチャージポンプ回路（７）の無駄な動作を抑制
し、誤差電圧の波形を整形して出すもので、その詳細は
必要であれば特願昭60−255458号を参照されたい。

G₃要部の動作ノーマル再生時には入力端子（23e）に供給される信
号がハイレベルとなると共に入力端子（23a）及び（23
c）に供給される信号がハイレベルとなり、これが引き
込み電圧制御回路（22）で論理処理されて引き込み電圧
発生回路（21）のトランジスタ（21b），（21d）に夫々
ローレベルの信号が供給され、トランジスタ（21b），
（21d）がオフとなり、これに伴ってトランジスタ（21
f），（21i）がオフとなり、引き込み電圧発生回路（2
1）の出力側にはノーマル再生中一定の引き込み電圧Vp
が発生される。従って引き込み回路（20）は上述の如
く、引き込み電圧Vpとローパスフィルタ（８）からの制
御電圧Vcを比較し、その誤差情報をローパスフィルタ
（８）に帰還し、制御電圧Vcが引き込み電圧Vpと等しく
なるようにする。

16倍速再生時には入力端子（23a）に供給される信号
がローレベルとなり、入力端子（23b）にはテープ走行
がリバース方向のときハイレベル、フォワード方向のと
きローレベルの信号が供給される。これが引き込み電圧
制御回路（22）で論理処理されてリバース方向のときは
ノーマル再生時同様引き込み電圧発生回路（21）のトラ
ンジスタ（21b），（21d）に夫々ローレベルの信号が供
給され、トランジスタ（21b），（21d）がオフとなり、
これに伴ってトランジスタ（21f），（21i）がオフとな
り、引き込み電圧発生回路（21）の出力側には一定の引
き込み電圧Vpが発生される。またフォワード方向のとき
は引き込み電圧発生回路（21）のトランジスタ（21b）
にハイレベル、トランジスタ（21d）にローレベル信号
が供給され、トランジスタ（21b）がオン、トランジス
タ（21d）がオフとなり、これに伴ってトランジスタ（2
1f）がオン、トランジスタ（21i）がオフとなり、引き
込み電圧発生回路（21）の出力側には抵抗器（21m）に
依存して所定量引き下げられた引き込み電圧Vpが発生さ
れる。従って引き込み回路（20）はリバース方向のとき
は一定の引き込み電圧Vpにローパスフィルタ（８）から
の制御電圧Vcがなるように引き込みを行い、フォワード
方向のときは所定量引き下げられた引き込み電圧Vpにロ
ーパスフィルタ（８）からの制御電圧Vcがなるように引
き込み動作を行う。

高速サーチ時には入力端子（23e）に供給される信号
がローレベルなり、入力端子（23c）には早送りモード
ではハイレベル、巻戻しモードではローレベルの信号が
供給される。これが引き込み電圧制御回路（22）で論理
処理されて引き込み電圧発生回路（21）に供給される。
引き込み電圧発生回路（21）の動作を例えば早送り（F
F）モードの場合を例にとり、第３図をも参照し乍ら説
明する。

Ａヘッドにて走査中で第３図Ａに示すようなRF信号が
得られる期間T₁では引き込み電圧制御回路（22）よりロ
ーレベルの信号が引き込み電圧発生回路（21）のトラン
ジスタ（21b），（21d）に供給され、トランジスタ（21
b），（21d）がオフとなり、これに伴ってトランジスタ
（21f），（21i）がオフとなり、引き込み電圧発生回路
（21）の出力側には第３図Ｃに示すようにノーマル再生
時と同様の一定の引き込み電圧Vpが得られる。

Ａヘッド走査期間とＢヘッド走査期間の中間でRF信号
のない期間T₂では引き込み電圧制御回路（22）よりハイ
レベルの信号が引き込み電圧発生回路（21）のトランジ
スタ（21b），（21d）に供給され、トランジスタ（21
b），（21d）がオンとなり、これに伴ってトランジスタ
（21f），（21i）がオンとなり、引き込み電圧発生回路
（21）の出力側には抵抗器（21m），（21l）に依存して
第３図Ｃに示すように所定量引き下げられた引き込み電
圧Vpが得られる。

Ｂヘッドで走査中で第３図Ａに示すようなRF信号が得
られる期間T₃では引き込み電圧制御回路（22）より引き
込み電圧発生回路（21）のトランジスタ（21b）にはハ
イレベル、トランジスタ（21d）にはローレベルの信号
が供給され、トランジスタ（21b）がオン、トランジス
タ（21d）がオフとなり、これに伴ってトランジスタ（2
1f）がオン、トランジスタ（21i）がオフとなり引き込
み電圧発生回路（21）の出力側には抵抗器（21m）に依
存して第３図Ｃに示すように期間T₂の場合より若干少な
い程度に所定量引き下げられた引き込み電圧Vpが得られ
る。

Ａヘッド、Ｂヘッドの走査中でない期間T₄では上述の
期間T₁と同様に引き込み電圧制御回路（22）よりローレ
ベルの信号が引き込み電圧発生回路（21）に供給されて
各トランジスタがオフとなり、引き込み電圧発生回路
（21）の出力側には第３図Ｃに示すようにノーマル再生
時と同様の一定の引き込み電圧Vpが得られる。

このようにして得られる引き込み電圧Vpにローパスフ
ィルタ（８）からの制御電圧Vcが引き込まれて、次段の
VCO（９）には早送りモード時第３図Ｃに示すような引
き込み電圧Vp相当の制御電圧Vcが供給される。

つまり、早送りモード時にはＡヘッド、Ｂヘッドで走
査して得られる第３図Ａに示すようなRF信号に対応して
ローパスフィルタ（８）の出力側には第３図Ｂに示すよ
うな制御電圧Vcが得られるも、これをそのまゝVCO
（９）に供給するとPLL回路は発振してしまうので、こ
の制御電圧Vcを第３図に示すような引き込み電圧Vpで引
き込み、この引き込み電圧Vp相当の制御電圧VcをVCO
（９）に与え、PLL回路の引き込みの安定性、引き込み
時間の短縮を図るようにしているわけである。

Ｈ発明の効果上述の如くこの発明によれば、PLL回路のローパスフ
ィルタの出力側に引き込み手段を設け、ローパスフィル
タの出力すなわちVCOの制御電圧と所定電圧すなわち引
き込み電圧を比較し、その比較誤差信号をローパスフィ
ルタに帰還して制御電圧を引き込み電圧に一致させるよ
うにしたと共に、入力RF信号の有無に応じて引き込み電
圧発生回路の出力電圧を可変するようにしたので、ノー
マル再生時、可変速再生時の引き込み動作の安定性が向
上すると共に引き込み時間が短縮され、ノーマル再生時
オフトラックして来ても引き込み能力があり、アフタレ
コーディングをやり、位相比較すべきRF信号が無くなっ
ても安定に引き込むことができ、しかも高速サーチを確
実にして高速サーチが可能な速度を著しく向上させるこ
とができ、アイパターンがとじて入力データのデューテ
ィが多少ずれてきても安定な再生を行うことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
及び第３図は動作説明に供するための線図、第４図はこ
の発明の要部の回路構成図、第５図は従来のPLL回路を
含むクロック抽出回路を示す回路構成図、第６図及び第
７図は第５図の動作説明に供するための回路構成図であ
る。（７）はチャージポンプ回路、（８）はローパスフィル
タ、（９）は電圧制御型発振器（VCO）、（20）は引き
込み回路、（21）は引き込み電圧発生回路、（22）は引
き込み電圧制御回路である。

Claims

(57)【特許請求の範囲】

【請求項１】VCOの出力とRF信号とを位相比較し、積分
型ローパスフィルタを介して得られた制御電圧により前
記VCOを制御するようにしたPLL回路において、前記ローパスフィルタに対し引き込み手段としての引き
込み回路を設けると共に、前記引き込み回路は、引き込み電圧発生回路、引き込み電圧制御回路及び比較
器を有し、前記引き込み電圧発生回路により所定の引き込み電圧を
発生させ、前記VCOの制御電圧と前記比較器により比較
し、該比較出力により前記ローパスフィルタの入力電圧
を制御すると共に、前記引き込み電圧制御回路は、RF信号の無い期間では前
記RF信号の有る期間に比べて前記引き込み電圧発生回路
の出力電圧を所定量低下させるようにしたことを特徴と
するPLL回路。