JPS62278682A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS62278682A JPS62278682A JP61121994A JP12199486A JPS62278682A JP S62278682 A JPS62278682 A JP S62278682A JP 61121994 A JP61121994 A JP 61121994A JP 12199486 A JP12199486 A JP 12199486A JP S62278682 A JPS62278682 A JP S62278682A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pixel data
- window
- xij
- reference table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 102100026338 F-box-like/WD repeat-containing protein TBL1Y Human genes 0.000 abstract 2
- 101000835691 Homo sapiens F-box-like/WD repeat-containing protein TBL1X Proteins 0.000 abstract 2
- 101000835690 Homo sapiens F-box-like/WD repeat-containing protein TBL1Y Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 3
- 101100510695 Arabidopsis thaliana LUT2 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/20—Image enhancement or restoration using local operators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
（産業上の利用分野）
本発明は 画素データに対して所定の演算を施し所定の
演算結果を得る画像処理装置に関する。
演算結果を得る画像処理装置に関する。
（従来の技術）
カメラ等で撮像された画像データをデジタル化した後、
このデジタル化された画素データに対して二値化、濃度
変換、あるいは画像反転等の演算処理を施して所望の結
果を得るために、参照テーブル（Ｌｏｏｋ ＩＪｐτａ
ｂｌａ；ＬＵＴ）を利用することが知られている。参照
テーブルＬＵＴを例えば二値化演算処理に用いる場合に
は、第５図に示すように、処理前の５×５の画素データ
Ｘｉｊは、参照テーブルＬＵＴにより二値化演算され、
５Ｘ５の二値化画素データｆ（ｘｉｊ）に変換される。
このデジタル化された画素データに対して二値化、濃度
変換、あるいは画像反転等の演算処理を施して所望の結
果を得るために、参照テーブル（Ｌｏｏｋ ＩＪｐτａ
ｂｌａ；ＬＵＴ）を利用することが知られている。参照
テーブルＬＵＴを例えば二値化演算処理に用いる場合に
は、第５図に示すように、処理前の５×５の画素データ
Ｘｉｊは、参照テーブルＬＵＴにより二値化演算され、
５Ｘ５の二値化画素データｆ（ｘｉｊ）に変換される。
第５図に示す例では、１３１値を“２”に設定し、“２
”以下のデータは“０“に、”２”以上のデータは１”
に変換するようにしている。
”以下のデータは“０“に、”２”以上のデータは１”
に変換するようにしている。
第６図（ａ）、（ｂ）は５×５の画素データ処理用の参
照テーブルＬＵＴの構成を示している。
照テーブルＬＵＴの構成を示している。
第６図（ａ）において、参照テーブルＬＵＴは。
個々の画素データＸｉ」に対応させてこの画素データに
施されるべき演算子を格納しているテーブルＴＢＬｏと
、テーブルＴＢＬｏから出力される演算子ｆＩＪを対応
した画素データＸｉＪに施す演算部２０とから構成され
ている。テーブルＴＢＬｏには１例えば５木のアドレス
線Ａ。Ｏ”’ＡＯ４が入力しており、これによって最大
３２のテーブルアドレス空間がアクセスできる。
施されるべき演算子を格納しているテーブルＴＢＬｏと
、テーブルＴＢＬｏから出力される演算子ｆＩＪを対応
した画素データＸｉＪに施す演算部２０とから構成され
ている。テーブルＴＢＬｏには１例えば５木のアドレス
線Ａ。Ｏ”’ＡＯ４が入力しており、これによって最大
３２のテーブルアドレス空間がアクセスできる。
第６図（ｂ）かられかるようにテーブルＴＢＬ０の各ア
ドレスは、５Ｘ５の画素データＸｉｊの位置と対応して
いる。即ち、第５図に示した画素データＸＯＯはアドレ
スＡ Ｄ Ｄ Ｒｏ ｏに、ｘｏｌはアドレスＡＤＤＲ
０，に、Ｘ４４はアドレスＡＤＤ２４に対応している。
ドレスは、５Ｘ５の画素データＸｉｊの位置と対応して
いる。即ち、第５図に示した画素データＸＯＯはアドレ
スＡ Ｄ Ｄ Ｒｏ ｏに、ｘｏｌはアドレスＡＤＤＲ
０，に、Ｘ４４はアドレスＡＤＤ２４に対応している。
テーブルＴＢＬＱのアドレスＡ Ｄ Ｄ Ｒｏ ｏ位置
には、画素データＸ。０に対して施されるべき演算子ｆ
０゜が、テーブルＴＢＬ０のアドレスＡ Ｄ Ｄ Ｒｏ
１位置には、画素データＸ。Ｌに対して施されるべき
演算子ｆ。ｌが、テーブルＴＢＬのアドレスＡＤＤＲ２
４位置には、画素データＸ４４に対して施されるべき演
算子ｆ４４が格納されている。テーブルＴＢＬ。
には、画素データＸ。０に対して施されるべき演算子ｆ
０゜が、テーブルＴＢＬ０のアドレスＡ Ｄ Ｄ Ｒｏ
１位置には、画素データＸ。Ｌに対して施されるべき
演算子ｆ。ｌが、テーブルＴＢＬのアドレスＡＤＤＲ２
４位置には、画素データＸ４４に対して施されるべき演
算子ｆ４４が格納されている。テーブルＴＢＬ。
はＲＡＭからなり、従って個々の画素データｘｉｊに対
する演算子ｆｉｊが変更可部に記憶されている。なお、
第６図（ａ）では、テーブルＴＢＬ。
する演算子ｆｉｊが変更可部に記憶されている。なお、
第６図（ａ）では、テーブルＴＢＬ。
すなわちＲＡＭのチー、プセレクト端子ＣＳはゼロ電位
に保たれ、テーブルＴＢＬｏは常時選択されている。
に保たれ、テーブルＴＢＬｏは常時選択されている。
演算部２０には、画素データＸＩｊのデータ線り。〜Ｄ
７とテーブルＴＢＬｏからの出力とが加わる。データ線
り。−Ｄ７は８ビツトであり、２５６段階の階調のデー
タを表現することができる。
７とテーブルＴＢＬｏからの出力とが加わる。データ線
り。−Ｄ７は８ビツトであり、２５６段階の階調のデー
タを表現することができる。
演算部２０は画素データＸｉｊに対してテーブルＴＢＬ
ｏからの演算子ｆｉｊを施して、演算結果ｆｉＪ（ｘ
ｉｊ）を得る０例えば画素データＸＱＬに対して、アド
レスＡ Ｄ Ｄ Ｒｏ １がアクセスされ、テーブルＴ
ＢＬｏから演算子ｆ。ｌを出力し、この演算子ｆ。□が
演算部２０において画素データＸ。
ｏからの演算子ｆｉｊを施して、演算結果ｆｉＪ（ｘ
ｉｊ）を得る０例えば画素データＸＱＬに対して、アド
レスＡ Ｄ Ｄ Ｒｏ １がアクセスされ、テーブルＴ
ＢＬｏから演算子ｆ。ｌを出力し、この演算子ｆ。□が
演算部２０において画素データＸ。
１に施される。
ところで、このような画素データの演算処理の際、特定
の画素データに対してウィンドウ処理、すなわちマスク
処理を施したい場合がある。第７図には、画素データの
演算処理と同時にウィンドウ処理を行なわせる従来の装
置を示している。ここに示されるように、ウィンドウ処
理とは、画素データＸｉＪの個数に対応させてウィンド
ウデータＷｉＪを設け、ウィンドウデータＷｉｊが“Ｏ
′のときにはこれに対応する画素データＸｉｊにはある
処理を施しく例えば何らの処理をも施さない、）ウィン
ドウデータＷｉｊが“１′のときにはこれに対応する画
素データＸＩＪには上記処理とは異なる処理を施すとい
う具合に、画素データｘｉｊの処理をウィンドウデータ
値によってマスクして切換える処理をいう。
の画素データに対してウィンドウ処理、すなわちマスク
処理を施したい場合がある。第７図には、画素データの
演算処理と同時にウィンドウ処理を行なわせる従来の装
置を示している。ここに示されるように、ウィンドウ処
理とは、画素データＸｉＪの個数に対応させてウィンド
ウデータＷｉＪを設け、ウィンドウデータＷｉｊが“Ｏ
′のときにはこれに対応する画素データＸｉｊにはある
処理を施しく例えば何らの処理をも施さない、）ウィン
ドウデータＷｉｊが“１′のときにはこれに対応する画
素データＸＩＪには上記処理とは異なる処理を施すとい
う具合に、画素データｘｉｊの処理をウィンドウデータ
値によってマスクして切換える処理をいう。
こうした従来の装置では、夫々異なる参照テーブルＬＵ
ＴＩおよびＬＵＴ２を用意し、画素データｘｉｊのすべ
てについて、夫々別々の演算処理を行ない、各々の演算
結果Ｇｉｊ（ｘｉｊ）、ｆｉｊ（ｘｉＤをウィンドウ処
理回路２１に入力させ、ここで対応するウィンドウデー
タＷｉｊが°“０パのときにはＧｉｊ（ｘｉＤをｐ １
ｊ（ｘ ｉｊ）として出力し、Ｗｉｊが“１゛のときに
はＦｉｊ（ｘｉｊ）をＰｉｊ（ｘｉｊ）として出力して
いる。第７図の例では、ＬＵＴｌに無変換の演算子Ｇｉ
ｊを格納し、ＬＵＴｌの出力Ｇｉｊ（ｘｉｊ）はＸｉｊ
としている。つまりウィンドウ処理回路２１の出力Ｐｉ
ｊ（ｘｉｊ）は、ウィンドウデータが“Ｏ”のところで
は、処理前の画素データがそのまま出力され、ウィンド
ウデータが“１′°のところでは、ＬＵＴ２による二値
化処理が施されて出力される。
ＴＩおよびＬＵＴ２を用意し、画素データｘｉｊのすべ
てについて、夫々別々の演算処理を行ない、各々の演算
結果Ｇｉｊ（ｘｉｊ）、ｆｉｊ（ｘｉＤをウィンドウ処
理回路２１に入力させ、ここで対応するウィンドウデー
タＷｉｊが°“０パのときにはＧｉｊ（ｘｉＤをｐ １
ｊ（ｘ ｉｊ）として出力し、Ｗｉｊが“１゛のときに
はＦｉｊ（ｘｉｊ）をＰｉｊ（ｘｉｊ）として出力して
いる。第７図の例では、ＬＵＴｌに無変換の演算子Ｇｉ
ｊを格納し、ＬＵＴｌの出力Ｇｉｊ（ｘｉｊ）はＸｉｊ
としている。つまりウィンドウ処理回路２１の出力Ｐｉ
ｊ（ｘｉｊ）は、ウィンドウデータが“Ｏ”のところで
は、処理前の画素データがそのまま出力され、ウィンド
ウデータが“１′°のところでは、ＬＵＴ２による二値
化処理が施されて出力される。
（発明が解決しようとする問題点）
こうした従来の装置では、ウィンドウ処理回路２１とし
て第８図に示すようなハードワイアードロジックが用い
られていた。このハードワイアードロジックでは、参照
テーブルＬＵＴｌ 、ＬＵＴ２の出力Ｇｉｊ （ｘｉｊ
） 、 Ｆｉｊ （ｘｉｊ）をそれぞれアンド回路３
０．３１の一方入力端子に加え、ウィンドウデータＷｉ
ｊのインバータ３２による反転信号をアンド回路３０の
他方入力端子に加え、ウィンドウデータＷｉｊそのもの
をアンド回路３１の他方入力端子に加えることによって
、出力ＧｉＪ（ｘ ｉｊ）、 Ｆ ｉｊ （ｘ ｉＪ）
がウィンドウデータＷｉｊでゲート、され、これらアン
ド回路３０．３１の出力をオア回路３３に加えてウィン
ドウ処理された出力ｐ１ｊ（ｘｉＤを得ていた。
て第８図に示すようなハードワイアードロジックが用い
られていた。このハードワイアードロジックでは、参照
テーブルＬＵＴｌ 、ＬＵＴ２の出力Ｇｉｊ （ｘｉｊ
） 、 Ｆｉｊ （ｘｉｊ）をそれぞれアンド回路３
０．３１の一方入力端子に加え、ウィンドウデータＷｉ
ｊのインバータ３２による反転信号をアンド回路３０の
他方入力端子に加え、ウィンドウデータＷｉｊそのもの
をアンド回路３１の他方入力端子に加えることによって
、出力ＧｉＪ（ｘ ｉｊ）、 Ｆ ｉｊ （ｘ ｉＪ）
がウィンドウデータＷｉｊでゲート、され、これらアン
ド回路３０．３１の出力をオア回路３３に加えてウィン
ドウ処理された出力ｐ１ｊ（ｘｉＤを得ていた。
ところがこのようなハードワイアードロジックは演算処
理すべき画素データの画素分、第７図に示す例では２５
画素分設ける必要があり、プリント基板上で相当の面積
を占有し、高コストとなる。さらには、設計に相当の時
間を要し、また設計変更が容易ではないという問題があ
る。
理すべき画素データの画素分、第７図に示す例では２５
画素分設ける必要があり、プリント基板上で相当の面積
を占有し、高コストとなる。さらには、設計に相当の時
間を要し、また設計変更が容易ではないという問題があ
る。
本発明は、こうした問題点を解決すべくなされたもので
、ハードウェアコストを軽減し、データに対する処理の
設定を極めて要いに行なうことかでさ、また設計変更の
容易な参照テーブルを備えた画像処理装置を提供するこ
とを目的としている。
、ハードウェアコストを軽減し、データに対する処理の
設定を極めて要いに行なうことかでさ、また設計変更の
容易な参照テーブルを備えた画像処理装置を提供するこ
とを目的としている。
（問題点を解決するための手段）
本発明によれば、対応する画素データに所定の演算を施
す演算子を配列した参照テーブルを有する画像処理装置
において、前記参照テーブルには各画素データに対して
複数の演算子が配列され、この参照テーブルにウィンド
ウデータを入力することによって、前記演算子を選択し
て各画素データへの演算処理を施すようにしたことを特
徴とする画像処理装置が提供できる。
す演算子を配列した参照テーブルを有する画像処理装置
において、前記参照テーブルには各画素データに対して
複数の演算子が配列され、この参照テーブルにウィンド
ウデータを入力することによって、前記演算子を選択し
て各画素データへの演算処理を施すようにしたことを特
徴とする画像処理装置が提供できる。
（作用）
本発明では、個々の画素データ位置に対応させて、この
画素データに施されるべき演算子を格納している参照テ
ーブルの入力側にウィンドウデータを入力し、特定の画
素データに対応したウィンドウデータの値によってその
画素データに施されるべき参照テーブルの演算子を切換
え、ウィンドウ処理された演算結果を得ることができる
。
画素データに施されるべき演算子を格納している参照テ
ーブルの入力側にウィンドウデータを入力し、特定の画
素データに対応したウィンドウデータの値によってその
画素データに施されるべき参照テーブルの演算子を切換
え、ウィンドウ処理された演算結果を得ることができる
。
（実施例）
以下１図により本発明を説明する。第１図は画像処理装
置のシステム構成図である。
置のシステム構成図である。
第１図において、プロセッサ１には、これを制御するプ
ログラムを格納しているＲＯＭ２と、プロセッサの演算
処理結果等を格納し、あるいはウィンドウデータを格納
するＲＡＭ３と、カメラ４から撮像されたアナログ画像
データをデジタル画像データに変換し出力するＡ／Ｄ変
換器５と、ＣＲＴディスプレイ６で表示する画像データ
を格納するフレームメモリ７がそれぞれパスラインを介
して接続されている。
ログラムを格納しているＲＯＭ２と、プロセッサの演算
処理結果等を格納し、あるいはウィンドウデータを格納
するＲＡＭ３と、カメラ４から撮像されたアナログ画像
データをデジタル画像データに変換し出力するＡ／Ｄ変
換器５と、ＣＲＴディスプレイ６で表示する画像データ
を格納するフレームメモリ７がそれぞれパスラインを介
して接続されている。
また、同様にプロセッサ１と接続された参照テーブルＬ
ＵＴＷは、コンポルージョン演算を施す前の画像の前処
理を行なうために用いられるもので、例えば二値化演算
、ノイズ除去、濃度変換等のための演算子が配列される
。参照テーブルＬＵＴＷからの演算結果はコンポルージ
ョン演算器８に加えられその演算結果はバッファＲＡＭ
９に一時的に格納される。バッファＲＡＭ９からのコン
ポルージョン演算結果は、プロセッサ１０のバスを介し
てフレームメモリ７に格納されるようになっている。
ＵＴＷは、コンポルージョン演算を施す前の画像の前処
理を行なうために用いられるもので、例えば二値化演算
、ノイズ除去、濃度変換等のための演算子が配列される
。参照テーブルＬＵＴＷからの演算結果はコンポルージ
ョン演算器８に加えられその演算結果はバッファＲＡＭ
９に一時的に格納される。バッファＲＡＭ９からのコン
ポルージョン演算結果は、プロセッサ１０のバスを介し
てフレームメモリ７に格納されるようになっている。
第２図は、本発明の参照テーブルＬＵＴＷの一構成例を
示すブロック図である。この参照テーブルＬＵＴＷは、
１つの画素データに対して互いに異なる演算を施す＠算
子を格納する２つのテーブルＴＢＬＯ，ＴＢＬＩと、こ
れらのテーブルＴＢＬＯ，ＴＢＬＩからの演算子Ｇｉｊ
、Ｆｉｊによりデータ線り。−Ｄ７からの画素データｘ
ｉ」に対して演算を施す演算部１０とを備えている。テ
ーブルＴＢＬＯ，ＴＢＬＩの各アドレスは、５×５の画
素データＸｌｊの位置と対応している。即ち、画素ＸＯ
ＯはアドレスＡＤＤＲＯｏに、ｘｏｓはアドレスＡＤＤ
Ｒｏ、に、そしてＸ４４はアドレスＡＤＤＲ２４に対応
している。なお、このような５×５の画素数ではアドレ
ス線は５木で足りるが１例えば２５６Ｘ２５６の画素数
ではアドレス線は１６本必要となる。
示すブロック図である。この参照テーブルＬＵＴＷは、
１つの画素データに対して互いに異なる演算を施す＠算
子を格納する２つのテーブルＴＢＬＯ，ＴＢＬＩと、こ
れらのテーブルＴＢＬＯ，ＴＢＬＩからの演算子Ｇｉｊ
、Ｆｉｊによりデータ線り。−Ｄ７からの画素データｘ
ｉ」に対して演算を施す演算部１０とを備えている。テ
ーブルＴＢＬＯ，ＴＢＬＩの各アドレスは、５×５の画
素データＸｌｊの位置と対応している。即ち、画素ＸＯ
ＯはアドレスＡＤＤＲＯｏに、ｘｏｓはアドレスＡＤＤ
Ｒｏ、に、そしてＸ４４はアドレスＡＤＤＲ２４に対応
している。なお、このような５×５の画素数ではアドレ
ス線は５木で足りるが１例えば２５６Ｘ２５６の画素数
ではアドレス線は１６本必要となる。
第３図は、こうしたテーブルＴＢＬｏ 、ＴＢＬｌへの
演算子の配列の一例を示しており、アドレスＡＤＤＲｏ
ｏ位置には、画素データＸ。０に対して施されるべき演
算子Ｇ０゜、Ｆｏｏ、テーブルＴＢＬＯ、ＴＢＬ １の
アドレスＡ Ｄ Ｄ Ｒｏ ｉ位置には、画素データＸ
。■に対して施されるべきＶＩ算子ｃｏｔ、Ｆｏｔが、
テーブルＴＢＬＯ，ＴＢＬＩのアドレスＡＤＤＲ２５位
置には、画素データＸ４４に対して施されるべき演算子
Ｇ４４、Ｆ４４がそれぞれ格納されている。テーブルＴ
ＢＬＯ，ＴＢＬＩは、第２図に示す例では２つの別個の
ＲＡＭからなり、これらのＲＡＭのチップセレクト端子
乙には１ビツトのウィンドウデータＷｉｊがインバータ
１１で反転されて、あるいは直接に加わるようになって
いる。これによってウィンドウデータＷｉｊが“０°゛
のときには、テーブルＴＢＬＯだけが選択されデータＤ
。−Ｄ７から画素データＸｉｊはテーブルＴＢＬＯから
の演算子Ｇｉｊによって演算部１０で演算処理されるこ
とになる。またウィンドウデータＷｉＪが“１”のとき
にはテーブルＴＢＬＩだけが選択されデータ線Ｄ０〜Ｄ
７からのデータＸｉｊはテーブル１からの演算子Ｆｉｊ
によって演算部１０で演算処理されるこになる。
演算子の配列の一例を示しており、アドレスＡＤＤＲｏ
ｏ位置には、画素データＸ。０に対して施されるべき演
算子Ｇ０゜、Ｆｏｏ、テーブルＴＢＬＯ、ＴＢＬ １の
アドレスＡ Ｄ Ｄ Ｒｏ ｉ位置には、画素データＸ
。■に対して施されるべきＶＩ算子ｃｏｔ、Ｆｏｔが、
テーブルＴＢＬＯ，ＴＢＬＩのアドレスＡＤＤＲ２５位
置には、画素データＸ４４に対して施されるべき演算子
Ｇ４４、Ｆ４４がそれぞれ格納されている。テーブルＴ
ＢＬＯ，ＴＢＬＩは、第２図に示す例では２つの別個の
ＲＡＭからなり、これらのＲＡＭのチップセレクト端子
乙には１ビツトのウィンドウデータＷｉｊがインバータ
１１で反転されて、あるいは直接に加わるようになって
いる。これによってウィンドウデータＷｉｊが“０°゛
のときには、テーブルＴＢＬＯだけが選択されデータＤ
。−Ｄ７から画素データＸｉｊはテーブルＴＢＬＯから
の演算子Ｇｉｊによって演算部１０で演算処理されるこ
とになる。またウィンドウデータＷｉＪが“１”のとき
にはテーブルＴＢＬＩだけが選択されデータ線Ｄ０〜Ｄ
７からのデータＸｉｊはテーブル１からの演算子Ｆｉｊ
によって演算部１０で演算処理されるこになる。
上記実施例では、テーブルＴＢＬＯ，ＴＢＬＩはそれぞ
れ別のＲＡＭで形成されウィンドウデータＷｉｊをそれ
ぞれのＲＡＭのチップセレクト端子−に供給するように
しているが、変形例として、１つのＲＡＭでテーブルＴ
ＢＬＯ、ＴＢＬ １を形成することも回旋である。その
場合には、ＲＡＭへのアドレス線を一木追加してＡ。−
Ａ５にし、アドレス線Ａ５にウィンドウデータ線を割り
当てれば良い。これによって、ウィンドウデータＷｉｊ
が“Ｏ″のときには１つのＲＡＭのアドレスＡＤＤＲｏ
ｏ−ＡＤＤＲ，，までアクセス可能であり、ウィンドウ
データＷｉｊが１”のときには１つのＲＡＭのアドレス
ＡＤＤＲ５２〜ＡＤＤＲ６３までがアクセス可能である
。従って演算子０００ ＋ ＧＯＩ ＋”’＋ Ｇ４
４を、このＲＡＭのアドレスＡＤＤＲｏｏ 、ｏｌ 、
２５位置に格納し、演算子ＦＯＱ ＋ ＦＯ１＋ ”・
＋ Ｆ４４を、このＲＡＭのアドレスＡ Ｄ Ｄ Ｒ５
２１５３，・・・＋５１の位置に格納すれば、第２図に
示す実施例と同様に、テーブルＴＢＬＯ，ＴＢＬＩを切
換えて演算子を選択できる。
れ別のＲＡＭで形成されウィンドウデータＷｉｊをそれ
ぞれのＲＡＭのチップセレクト端子−に供給するように
しているが、変形例として、１つのＲＡＭでテーブルＴ
ＢＬＯ、ＴＢＬ １を形成することも回旋である。その
場合には、ＲＡＭへのアドレス線を一木追加してＡ。−
Ａ５にし、アドレス線Ａ５にウィンドウデータ線を割り
当てれば良い。これによって、ウィンドウデータＷｉｊ
が“Ｏ″のときには１つのＲＡＭのアドレスＡＤＤＲｏ
ｏ−ＡＤＤＲ，，までアクセス可能であり、ウィンドウ
データＷｉｊが１”のときには１つのＲＡＭのアドレス
ＡＤＤＲ５２〜ＡＤＤＲ６３までがアクセス可能である
。従って演算子０００ ＋ ＧＯＩ ＋”’＋ Ｇ４
４を、このＲＡＭのアドレスＡＤＤＲｏｏ 、ｏｌ 、
２５位置に格納し、演算子ＦＯＱ ＋ ＦＯ１＋ ”・
＋ Ｆ４４を、このＲＡＭのアドレスＡ Ｄ Ｄ Ｒ５
２１５３，・・・＋５１の位置に格納すれば、第２図に
示す実施例と同様に、テーブルＴＢＬＯ，ＴＢＬＩを切
換えて演算子を選択できる。
以上のような構成の画像処理装置において、処理される
べき画素データｘｉｊはフレームメモリ７に格納されて
いるとする。ブロセー２す１０は、ＲＯＭ２に格納され
ている制御プロプラムに従い、フレームメモリ７から画
素データＸｉｊを順次とり出して、参照テーブルＬＵＴ
Ｗに入力させる。一方、ウィンドウ処理用のウィンドウ
データＷｉＪは、ＲＡＭａ内に格納されており、プロセ
ッサ１０は、ＲＡＭ３からウィンドウデータｗｉｊをフ
レームメモリ７の画素データと対応させて参照チーゾル
ＬＵＴＷに送る。
べき画素データｘｉｊはフレームメモリ７に格納されて
いるとする。ブロセー２す１０は、ＲＯＭ２に格納され
ている制御プロプラムに従い、フレームメモリ７から画
素データＸｉｊを順次とり出して、参照テーブルＬＵＴ
Ｗに入力させる。一方、ウィンドウ処理用のウィンドウ
データＷｉＪは、ＲＡＭａ内に格納されており、プロセ
ッサ１０は、ＲＡＭ３からウィンドウデータｗｉｊをフ
レームメモリ７の画素データと対応させて参照チーゾル
ＬＵＴＷに送る。
第４図は、参照テーブルＬＵＴＷでの実際の処理形態を
示したものである。この参照テーブルＬＵＴＷは、画素
データに対して、ウィンドウデータＷｉｊが“Ｏ”のと
きには無変換ですなわち何らの演算処理をも施さずに出
力し、ウィンドウデータＷｉｊがｌ １１のときには閾
値“２”で二値化処理して出力する。本発明では参照テ
ーブルＬＵＴＷの入力側からウィンドウデータＷｉｊを
供給しているので、従来装置のようなウィンドウ処理用
のハードワイアードロジックは不要となる。
示したものである。この参照テーブルＬＵＴＷは、画素
データに対して、ウィンドウデータＷｉｊが“Ｏ”のと
きには無変換ですなわち何らの演算処理をも施さずに出
力し、ウィンドウデータＷｉｊがｌ １１のときには閾
値“２”で二値化処理して出力する。本発明では参照テ
ーブルＬＵＴＷの入力側からウィンドウデータＷｉｊを
供給しているので、従来装置のようなウィンドウ処理用
のハードワイアードロジックは不要となる。
参照テーブルＬＵＴＷの出力結果は、再びフレームメモ
リ７に格納される９次いで、プロルー。
リ７に格納される９次いで、プロルー。
す１０は、制御を参照テーブルＬＵＴＷからコンポルー
ジョン演算器８に移す、コンポルージョン演算器８は、
フレームメモリ７から、参照テーブルＬＵＴＷで前処理
されウィンドウ処理された画素データを取り出し、これ
にフンポル−ジョン演算を施す。フンポル−ジョン演算
された結果はバッファメモリ９に蓄えられ、全てのコン
ポルージョンが終了すると再びフレームメモリ７に格納
される。これによってＣＲＴディスプレイ６には、参照
テーブルＬＵＴＷで前処理されウィンドウ処理されそし
てコンポルージョン演算器８でコンポルージョン演算さ
れた画像が表示される。
ジョン演算器８に移す、コンポルージョン演算器８は、
フレームメモリ７から、参照テーブルＬＵＴＷで前処理
されウィンドウ処理された画素データを取り出し、これ
にフンポル−ジョン演算を施す。フンポル−ジョン演算
された結果はバッファメモリ９に蓄えられ、全てのコン
ポルージョンが終了すると再びフレームメモリ７に格納
される。これによってＣＲＴディスプレイ６には、参照
テーブルＬＵＴＷで前処理されウィンドウ処理されそし
てコンポルージョン演算器８でコンポルージョン演算さ
れた画像が表示される。
（発明の効果）
以上説明したように、本発明によれば参照テーブルの入
力側にウィンドウデータを入力させているので、ウィン
ドウ処理を行なうため参照テーブルの出力側のハードワ
イアードロジックを設ける必要がなくなり、装置コスト
を下げることが可能になり、また処理回路の設計および
変更においては、ＲＡＭの内容を作成し、変更するだけ
で良いので装置設計に要する時間が短縮できて、また設
計変更が極めて容易になるという効果を得ることができ
る。
力側にウィンドウデータを入力させているので、ウィン
ドウ処理を行なうため参照テーブルの出力側のハードワ
イアードロジックを設ける必要がなくなり、装置コスト
を下げることが可能になり、また処理回路の設計および
変更においては、ＲＡＭの内容を作成し、変更するだけ
で良いので装置設計に要する時間が短縮できて、また設
計変更が極めて容易になるという効果を得ることができ
る。
【図面の簡単な説明】
第１図は、本発明の画像処理装置のシステム構成図、第
２図および第３図は、本発明の参照テーブルの一実施例
を示す構成図、第４図は、本発明の参照テーブルの処理
を示す説明図、第５図は、参照テーブルの処理の説明図
、第６図（ａ）。 （ｂ）は、従来の参照テーブルの構成図、第７図は、従
来の参照テーブルの処理を示す説明図、第８図は、従来
のウィンドウ処理回路を示す構成図である。 １・・・プロセッサ、３・・・ＲＡＭ、７・・・フレー
ムメモリ、８・・・コンポルージョン＠算器、１０・・
・制御部、１１・・・インバータ、ＬＵＴＷ・・・参照
テーブル、ＴＢＬＯ，ＴＢＬＩ・・・テーブル、ｘｉｊ
・・・画素データ、Ｆｉｊ、Ｇｉｊ・・・演算子、Ｗｉ
ｊ・・・ウィンドウデータ。 特許出願人 ファナック株式会社 代 理 人 弁理士 辻 宜 第１図 ！ 第６図
２図および第３図は、本発明の参照テーブルの一実施例
を示す構成図、第４図は、本発明の参照テーブルの処理
を示す説明図、第５図は、参照テーブルの処理の説明図
、第６図（ａ）。 （ｂ）は、従来の参照テーブルの構成図、第７図は、従
来の参照テーブルの処理を示す説明図、第８図は、従来
のウィンドウ処理回路を示す構成図である。 １・・・プロセッサ、３・・・ＲＡＭ、７・・・フレー
ムメモリ、８・・・コンポルージョン＠算器、１０・・
・制御部、１１・・・インバータ、ＬＵＴＷ・・・参照
テーブル、ＴＢＬＯ，ＴＢＬＩ・・・テーブル、ｘｉｊ
・・・画素データ、Ｆｉｊ、Ｇｉｊ・・・演算子、Ｗｉ
ｊ・・・ウィンドウデータ。 特許出願人 ファナック株式会社 代 理 人 弁理士 辻 宜 第１図 ！ 第６図
Claims (1)
- 対応する画素データに所定の演算を施す演算子を配列し
た参照テーブルを有する画像処理装置において、前記参
照テーブルには各画素データに対して複数の演算子が配
列され、この参照テーブルにウィンドウデータを入力す
ることによって、前記演算子を選択して各画素データへ
の演算処理を施すようにしたことを特徴とする画像処理
装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61121994A JPS62278682A (ja) | 1986-05-27 | 1986-05-27 | 画像処理装置 |
| DE87903427T DE3788561T2 (de) | 1986-05-27 | 1987-05-27 | Bildbehandlungsvorrichtung. |
| EP87903427A EP0267968B1 (en) | 1986-05-27 | 1987-05-27 | Image processor |
| PCT/JP1987/000336 WO1987007413A1 (en) | 1986-05-27 | 1987-05-27 | Image processor |
| US07/549,237 US5063525A (en) | 1986-05-27 | 1990-07-09 | Picture processing apparatus including data conversion table for performing convolutional processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61121994A JPS62278682A (ja) | 1986-05-27 | 1986-05-27 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62278682A true JPS62278682A (ja) | 1987-12-03 |
Family
ID=14824932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61121994A Pending JPS62278682A (ja) | 1986-05-27 | 1986-05-27 | 画像処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5063525A (ja) |
| EP (1) | EP0267968B1 (ja) |
| JP (1) | JPS62278682A (ja) |
| DE (1) | DE3788561T2 (ja) |
| WO (1) | WO1987007413A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8352400B2 (en) | 1991-12-23 | 2013-01-08 | Hoffberg Steven M | Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore |
| US10361802B1 (en) | 1999-02-01 | 2019-07-23 | Blanding Hovenweep, Llc | Adaptive pattern recognition based control system and method |
| JPH07175458A (ja) * | 1993-10-12 | 1995-07-14 | Internatl Business Mach Corp <Ibm> | 画面上データの傍観低減方法及びシステム |
| US7904187B2 (en) | 1999-02-01 | 2011-03-08 | Hoffberg Steven M | Internet appliance system and method |
| US7752266B2 (en) | 2001-10-11 | 2010-07-06 | Ebay Inc. | System and method to facilitate translation of communications between entities over a network |
| EP1751970A4 (en) * | 2004-05-01 | 2010-04-21 | Eliezer Jacob | DIGITAL CAMERA WITH NON-UNIFORM IMAGE RESOLUTION |
| US8639782B2 (en) | 2006-08-23 | 2014-01-28 | Ebay, Inc. | Method and system for sharing metadata between interfaces |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60256879A (ja) * | 1984-06-01 | 1985-12-18 | Matsushita Electric Works Ltd | 画像処理装置 |
| JPS6141274A (ja) * | 1984-08-02 | 1986-02-27 | Matsushita Electric Ind Co Ltd | デイジタル階調変換装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4162481A (en) * | 1976-12-22 | 1979-07-24 | Recognition Equipment Incorporated | Adaptive correlator for video processing |
| US4156914A (en) * | 1977-08-18 | 1979-05-29 | Baird Corporation | Computer image display system and processor therefor |
| US4225861A (en) * | 1978-12-18 | 1980-09-30 | International Business Machines Corporation | Method and means for texture display in raster scanned color graphic |
| JPS58153455A (ja) * | 1982-03-06 | 1983-09-12 | Nippon Telegr & Teleph Corp <Ntt> | 中間調信号処理方式 |
| US4396938A (en) * | 1981-07-23 | 1983-08-02 | Rca Corporation | Controlled ram signal processor |
| US4430748A (en) * | 1981-09-21 | 1984-02-07 | Xerox Corporation | Image thresholding system |
| GB8322552D0 (en) * | 1983-08-22 | 1983-09-21 | Crosfield Electronics Ltd | Image processing system |
| US4635292A (en) * | 1983-12-19 | 1987-01-06 | Matsushita Electric Industrial Co., Ltd. | Image processor |
| IL71878A (en) * | 1984-05-21 | 1987-11-30 | Elscint Ltd | Intensity level windowing system for image displays |
| US4823281A (en) * | 1985-04-30 | 1989-04-18 | Ibm Corporation | Color graphic processor for performing logical operations |
| JPS6234281A (ja) * | 1985-08-08 | 1987-02-14 | Fanuc Ltd | 画像処理装置 |
| JPS6242277A (ja) * | 1985-08-19 | 1987-02-24 | Fanuc Ltd | 画像処理装置 |
-
1986
- 1986-05-27 JP JP61121994A patent/JPS62278682A/ja active Pending
-
1987
- 1987-05-27 WO PCT/JP1987/000336 patent/WO1987007413A1/ja active IP Right Grant
- 1987-05-27 DE DE87903427T patent/DE3788561T2/de not_active Expired - Fee Related
- 1987-05-27 EP EP87903427A patent/EP0267968B1/en not_active Expired - Lifetime
-
1990
- 1990-07-09 US US07/549,237 patent/US5063525A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60256879A (ja) * | 1984-06-01 | 1985-12-18 | Matsushita Electric Works Ltd | 画像処理装置 |
| JPS6141274A (ja) * | 1984-08-02 | 1986-02-27 | Matsushita Electric Ind Co Ltd | デイジタル階調変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0267968A1 (en) | 1988-05-25 |
| US5063525A (en) | 1991-11-05 |
| EP0267968A4 (en) | 1990-12-27 |
| EP0267968B1 (en) | 1993-12-22 |
| WO1987007413A1 (en) | 1987-12-03 |
| DE3788561D1 (de) | 1994-02-03 |
| DE3788561T2 (de) | 1994-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62278682A (ja) | 画像処理装置 | |
| EP0069542A2 (en) | Data processing arrangement | |
| KR930005458A (ko) | 화상처리장치의 화상데이타 경계성분 강조회로 | |
| US6307588B1 (en) | Method and apparatus for address expansion in a parallel image processing memory | |
| Herron et al. | A general-purpose high-speed logical transform image processor | |
| JPH01201773A (ja) | ディジタル信号処理装置 | |
| JPS62221076A (ja) | 画像処理装置 | |
| JPH0520447A (ja) | 画像処理用集積回路 | |
| JPS61137189A (ja) | 画像メモリ装置 | |
| JPS61293068A (ja) | 画像処理方法 | |
| JP2889244B2 (ja) | 画像処理装置 | |
| JPH083848B2 (ja) | 画像特徴抽出演算装置 | |
| JPS6148033A (ja) | テ−ブル演算用メモリアドレス制御回路 | |
| JPS61231657A (ja) | 並列デ−タ処理装置 | |
| JPS62105287A (ja) | 信号処理装置 | |
| JPH05314256A (ja) | 画像データ処理装置 | |
| JPS6016950Y2 (ja) | 画像コントラスト強調装置 | |
| JPS62256178A (ja) | 画像演算装置 | |
| JPS6243781A (ja) | 画像処理装置 | |
| JPH04101594U (ja) | 画像処理装置 | |
| JPS63108859A (ja) | 画像処理装置 | |
| JPH03196189A (ja) | 画像信号処理装置 | |
| JPH01120678A (ja) | 画像処理ユニット | |
| JPH01255978A (ja) | 逐次型局所並列処理装置 | |
| JPS6314284A (ja) | 空間積和演算装置 |