JPS61231657A - 並列デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、演算手段とメモリ手段とを１組とする基本演
算要素を複数組設け、これら複数組の基本演算要素に対
して所要のデータ処理を並列に行なわせる並列データ処
理ｉ’ｌに関するものである。

［従来の技術］ 従来、この種の並列データ処理装置は例えば画像処理分
野等においてｎｘｍ画素（ｎ、ｍ≧２）から成る画像の
濃度変換を行う場合に用いられている。

第３図は、４×４画素から成る画像の濃度変換を行う場
合に用いられている従来の並列データ処理装置の構成を
示すブロック図であり、４×４の計１６個の画素にそれ
ぞれ対応して演算部（１）いる。

この構成において、各画素の濃度が第４図（ａ＞に示す
ような構成となっている画像（１２）を、８段階の濃度
値に対する変換値が第４図（ｂ）に・示すように設定さ
れている変換テーブル（１３）によって濃度変換する場
合、まず、画像（１２）の各画素の濃度値を各−画素に
それぞれ対応する組の基本演算要素（１０）に転送し、
メモリ部（２）に格納しておく。次に、変換テーブル（
１３）の濃度値とその変換値とを各濃度段階別に各基本
演算要素（１０）に同時に転送する。すると、各基本演
算要素（１０）では自己のメモリ部（２）に格納されて
いる濃度値と同じ値を持つ変換テーブルの濃度値が送ら
れてきたとき、この濃度値と１対になった変換値を取込
み、これを濃度変換値として記憶する。この変換処理は
変換テーブル（１３）の８段階の濃度値と変換値とを転
送し終った時点で終了する。

これにより、第４図（ａ）の画像（１２）は第４図（Ｃ
）に示すような濃度分布の画像（１４）に変換される。

［発明が解決しようとする問題点］ −一− １５Ｎころが、上記のような処理方法をとった場合、れ
る都度、変換テーブル（１３）の内容を濃度段階順に順
次転送する必要があるため、たとえ各基本演算要素（１
０）が並列に動作したとしても変換処理が終了するまで
に長時間を要するという問題点があった。

本発明は上記のような問題点を解決するためになされた
もので、その目的は変換テーブルを用いたデータ変換を
高速に行うことができる並列データ処理ｉｔを提供する
ことにある。

［問題点を解決するための手段］ 本発明は、変換テーブルの変換値の全てを各基本演算要
素のメモリ手段に予め記憶させておくようにしたもので
ある。

［作用］ 各基本演算要素は、データの変換処理に際してメモリ手
段に予め記憶されている変換テーブルを個別に参照して
変換処理を行う。従って、変換テーブルを制御手段から
転送するのは１回だけでよくなり、この転送回数の省略
された分だけ高速化が可能になる。

［実施例］ 以下、図示する実施例に基づいて本発明の詳細な説明す
る。

、　第１図は本発明を適用した並列データ処理装置）・
ｉこおける１組の基本演算要素の一実施例を示す構成図
であり、従来構成の演算部（１）およびメモリ部（２）
に対して、シフトレジスタ（３）、加算器（４）、マル
チプレクサ（５）〜（７）を付゛、加したものである。

、１ ゛　シフトレジスタ（３）は並列入力とシリアル人力が
可能であり、出力は並列である。加算器（４）はシフト
レジスタ（３）の出力に対して「１」を加え、シフトレ
ジスタ（３）の出力を順次更新するものである。マルチ
プレクサ（５）はシフトレジスタ（３）の並列入力端子
に入力する値を加算器（４）の出力またはｒＯＪに切換
えるものである。また、マルチプレクサ（６）はメモリ
部（２）に対する入力データの経路を演算部（１）の出
力側または外部入力データ側に切換えるものである。

さらに、マルチプレクサ（７）はメモリ部（２）に対す
るアドレスデータの経路をシフトレジスタ（３）の出力
側または外部のアドレス入力データ側に切換えるもので
ある。

なお、演算部（１）とメモリ部（２）との間、および演
算部（１）とシフトレジスタ（３）との間のデータ転送
は１ビット単位で行なわれる。こ各基本演算要素が以上
のように構成された並列゛データ処理装置の動作につい
て、以下詳細に説明する。但し、各基本演算要素は１つ
のデータを処理するものとし、このデータはメモリ部（
２）に既に記憶されているものとする。

この処理の場合には、まずマルチプレクサ（５）を「０
」の値を選択する側に切換えておき、この選択によって
マルチプレクサ（５）から出力される「０」の値をシフ
トレジスタ（３）に並列入力することにより、シフトレ
ジスタ（３）をクリアする。この後、シフトレジスタ（
３）の出力をマルチプレクサ（７）を介してメモリ部（
２）のアドレスデータとして入力すると共に、加算器（
４）に入力して「１」を加算させ、その加算値をシフト
レジスタ（３）の並列入力にマルチプレクサ（５）を介
して入力させる。

シフトレジスタ（３）のクリアの後、該シフトレジスタ
（３）の出力に「１」を加算した値を再、　に同期して
変換テーブルの内容が外部の制御部からマルチプレクサ
（６）を介してメモリ部（２）に入力される。これによ
り、各基本演算要素内のメモリ部（２）に変換テーブル
が格納される。

なお、変換テーブルが演算部（１）で生成される場合に
は、マルチプレクサ（６）は演算部（１）のデータ出力
側に切換えられる。

（２）、各基本演算要、でのデータ′・換処理動作につ
いて。

変換されるべきデータは各基本演算要素内のメモリ部（
２）の同一アドレスに格納されている。

このため、まず外部から順にこのデータの記憶アドレス
を示すアドレスデータを与え、マルチプレクサ（７）を
通してメモリ部（２〉に供給する。

これにより、メモリ部（２）のデータ出力から１ビツト
ずつ順に変換すべき値が出力される。これに対し、演算
部（１）では何の処理も行なわず、変換対象のデータを
シフトレジスタ（３）にシリアルシフト動作によって格
納する。この後、マルチプレクサ（７）をシフトレジス
タ（３）の側のところで、メモリ部（２）から出力され
る変換値は１ビツト構成であるが、通常、変換データは
変換前、変換後どちらも２ビツト以上となる場合゛１　
が多い。そこで、次のようにする。今変換テーブルの項
目の数をｐ、変換後の値を表現するのに必要なビット数
をｑとし、変換前の値はｒＯＪから順にｒｐ−ＩＪまで
の値をとるものとすると、変換前の値は１０ｇ２１）ビ
ットにより表わされる。

一方、各基本演算要素のメモリ構成は１ビツトを１ワー
ドとしているため、変換後の値を格納するためにはｑワ
ード分必要となる。すなわち、アドレスとしては１０（
Ｊ２　ｑピット分存在すればよい。

従って、メモリ部（２）のアドレスには（１０ｇ２１）
＋１０ｇ２　ｑ）ビット用意しておけば、上位のＬＯに
１２１）ビットで変換前の値を表わし、下位ＬＯＣ；１
２ｑビットをｒＯＪから順に（ＬＯＱ２　ｑ−１）の値
まで増加させ、この１０ｇ２ｑビツト・　内に変換後の
値を格納することができる。

具体例を第２図を参照して説明する。変換テーブル（８
）には、変換する前の値ｒＯＪ〜「１５」（４ビット表
現）が格納されている。すなわち、２４−２ビツトの計
６ビツトとなる。この上位４ビツトで変換テーブル（８
）の変換前の値を表現し、下位２ビツトで「ＯＯ」から
「１１」に変化する４ワードの中に変換後の値を格納す
ることに、なる。例えば変換テーブル（８）のうち変換
前か「７」、変換後が「１３」の欄は、メモリ内の構成
外箱２図（ｂ）の記号（９）で示されるようになる。す
なわち、このｒ７」、２進数で「０１１１」を上位４ビ
ツトとしたアドレス領域で下位２ビツトがｒｏＯＪ〜「
１１」へ変化する領域に変換後の値「１３」　（２進数
で１１１０１」）が順に格納される。そして、この次の
ｒｌｏｏｏｏｏＪのアドレスからは変換前「８」の変換
値が格納される。

第１図において、このような値を読出すためには、変換
前の値をシフトレジスタ（３）に格納した後、さらに変
換後の値を表現するのに必要なビット数だけ下位に「０
」の値をつめ、これによって生成された値を基にメモリ
部（２）から読出すようにすればよい。また、連続して
読出すためには、シフトレジスタ（３）の値を「１」ず
つ加算する加算器（４）を使用すればよい。

なお、基本演算要素の数よりも処理すべきデータの数が
増えた場合、基本演算要素が不テすることころで、上記
実施例では、各基本演算要素に対し１つの変換テーブル
を格納する場合を述べてきたが、２つの変換テーブルを
保持されることにすれば、乗算、除算の高速化が可能と
なる。

すなわち、各基本演算要素内の２つのメモリに一方は変
換前の値の対数値を内容として、もう一方には同じ底の
指数値を格納しておく。すると、もしＡとＢの積を求め
たい場合にはＡ、Ｂ共に上記のような対数変換テーブル
を参照し、ＬＯＣＩＡ。

ＬＯＱＢを求める。その後、この２つの値の加算を行い
、その加算値を指数変換テーブルにより変換することに
より、積ＡＢが求められる。除算に関しては上記の加算
を減算とするのみでよい。

すなわち、乗算、除算が３回のテーブル参照と加算また
は減算動作のみで終了する。

［発明の効果］ 以上説明したように本発明は、データ変換テーブルの変
換値の全てを基本演算要素のメモリ手段に予め記憶させ
ておくようにしたため、データ変換テーブルを用いたデ
ータ変換を高速に行うこと第２図は変換テーブルの一例
および変換値の記憶のさせ方を示す図、第３図は従来の
並列データ処理装置の構成図、第４図は第３図における
動作を説明するための説明図である。

（１）・・・演篩部、（２）・・・メモリ部、（３）・
・・シフトレジスタ、（４）・・・加算器、（５）〜（
７）・・・マルチプレクサ、（８）、（１３）・・・変
換テーブル、（１０）・・・第１図 （１）ｆ うψ（〕露”ｉ；Ｔ５　　　　　　　　　＆カ メ １１−　　　　　　　　　　　　　　　　　　１）６　
　　　　モ’Ｊ５　　　　　（１）　　”、γ エ　　　　　　　　　　　　　　　　　　　　　　　　
　タ　　ン力 ５　　　　　部 ｎ）　　　３ Ｓ）ＩＩＦＴ 外　　　　（ｎ″）ｃ、７ 部　　　　　　　　　　ｊｌ）　　　−ｙｒ ド　　　　　　　　　　　　　　　　　　　　　　　　
　　　ｒ第３図 第４図 第２図 （Ｇ）　　　　　　　　（ｂ） 手続補正書（自発） 昭和７０年９月２θ日

Claims (1)

1. 【特許請求の範囲】 演算手段とメモリ手段とを１組とする複数組の基本演算
   要素と、これら複数組の基本演算要素に対してデータ変
   換テーブルの変換値を順次与え、各基本演算要素に予め
   入力されていた入力データを独立して前記データ変換テ
   ーブルに従って変換させる制御手段とを備えた並列デー
   タ処理装置において、 前記データ変換テーブルの変換値の全てを各基本演算要
   素のメモリ手段に予め記憶させておくことを特徴とする
   並列データ処理装置。