JPS62273691A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPS62273691A JPS62273691A JP61116119A JP11611986A JPS62273691A JP S62273691 A JPS62273691 A JP S62273691A JP 61116119 A JP61116119 A JP 61116119A JP 11611986 A JP11611986 A JP 11611986A JP S62273691 A JPS62273691 A JP S62273691A
- Authority
- JP
- Japan
- Prior art keywords
- pack
- data
- storage pack
- ram
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 24
- 239000011295 pitch Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 238000013500 data storage Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
［産業上の利用分野コ
本発明は記憶パックを着脱自在に構成した電子機器に関
し、特に前記記憶パックの着状態又は脱状態等の認識手
段を改善した電子機器に関する。
し、特に前記記憶パックの着状態又は脱状態等の認識手
段を改善した電子機器に関する。
［従来の技術］
従来、この種の電子機器における記憶パックの着／脱状
態及びその種類の認識はハードウェアにより形成される
識別信号によっていた。即ち、記憶パック側には自己を
特定するコードをプリント基板上に固定し、電子機器側
では接続コネクタを介してその特定コードを読み取って
いた。このために電子機器側には余分なＩ１０ボートが
必要であり、また記憶パック側でも固有の識別コード発
生回路が必要になるために、全体としてコスト高になっ
ていた。
態及びその種類の認識はハードウェアにより形成される
識別信号によっていた。即ち、記憶パック側には自己を
特定するコードをプリント基板上に固定し、電子機器側
では接続コネクタを介してその特定コードを読み取って
いた。このために電子機器側には余分なＩ１０ボートが
必要であり、また記憶パック側でも固有の識別コード発
生回路が必要になるために、全体としてコスト高になっ
ていた。
［発明が解決しようとする問題点］
本発明は上述した従来技術の欠点に鑑みて成されたもの
であって、その目的とする所は、通常のデータ読書手段
を介して装着されるべき記憶パックの着／脱状態及びそ
の種類の認識が行える電子機器を提供することにある。
であって、その目的とする所は、通常のデータ読書手段
を介して装着されるべき記憶パックの着／脱状態及びそ
の種類の認識が行える電子機器を提供することにある。
［問題点を解決するための手段］
本発明の電子機器は上記目的を達成するため、装着され
るべき記憶パックの所定番地についてデータアクセスを
するデータアクセス手段と、前記データアクセス手段が
前記装着されるべき記憶パックについてアクセスをした
データに基づいて前記記憶パックに関する情報を認識す
る認識手段を備える。
るべき記憶パックの所定番地についてデータアクセスを
するデータアクセス手段と、前記データアクセス手段が
前記装着されるべき記憶パックについてアクセスをした
データに基づいて前記記憶パックに関する情報を認識す
る認識手段を備える。
［作用コ
かかる構成において、認識手段は、記憶パックが装着さ
れているか否かにかかわらず、データアクセス手段を介
して所定番地について所定のデータアクセスを行う６次
に認識手段は記憶パックについてデータアクセスをした
データに基づいて、記憶パックの着／脱状態及び着状態
と判別したときはその種類の認識を行う。
れているか否かにかかわらず、データアクセス手段を介
して所定番地について所定のデータアクセスを行う６次
に認識手段は記憶パックについてデータアクセスをした
データに基づいて、記憶パックの着／脱状態及び着状態
と判別したときはその種類の認識を行う。
［実施例］
以下、添付図面に従って本発明の実施例を詳細に説明す
る。
る。
第１図は実施例の電子タイプライタのブロック構成図で
ある。図において、１は電子タイプライタの主制御を掌
るセントラルプロセッシングユニット（ｃｐｕ）であり
、文書データ作成編集の他、実施例の記憶パック識別処
理を行う。２は第６図（ａ）〜（ｃ）に示す実ｔＪＦ５
例のパック識別処埋プログラムを記憶しているリードオ
ンリメモリ（ＲＯＭ）、３はプログラムの実行に係る各
種情報を記憶するランダムアクセスメモリ（ＲＡＭ）、
４は文書データ及び記憶パック識別結果のデータ等を表
示する表示器、５は文書データをプリントするプリンタ
、６は文書データを人力するキーボード、７はＣＰＵ
１と記憶パック間を接続するＩ１０ポート、８はＣＰＵ
１１７）共通バス、９はＲＡＭ又はＲＯＭからなる記憶
パック、１０はＩ１０ボート７と記憶パック９を着脱自
在に接続するコネクタである。
ある。図において、１は電子タイプライタの主制御を掌
るセントラルプロセッシングユニット（ｃｐｕ）であり
、文書データ作成編集の他、実施例の記憶パック識別処
理を行う。２は第６図（ａ）〜（ｃ）に示す実ｔＪＦ５
例のパック識別処埋プログラムを記憶しているリードオ
ンリメモリ（ＲＯＭ）、３はプログラムの実行に係る各
種情報を記憶するランダムアクセスメモリ（ＲＡＭ）、
４は文書データ及び記憶パック識別結果のデータ等を表
示する表示器、５は文書データをプリントするプリンタ
、６は文書データを人力するキーボード、７はＣＰＵ
１と記憶パック間を接続するＩ１０ポート、８はＣＰＵ
１１７）共通バス、９はＲＡＭ又はＲＯＭからなる記憶
パック、１０はＩ１０ボート７と記憶パック９を着脱自
在に接続するコネクタである。
ＲＡＭ３には、装着されるべき記憶パック９に関する情
報であって、識別結果の着／脱状態及び着状態のときは
その属性情報（パックの種類、メモリサイズ等）を記憶
するフラグ（ＰＣＫＦ）３１が設けられている。
報であって、識別結果の着／脱状態及び着状態のときは
その属性情報（パックの種類、メモリサイズ等）を記憶
するフラグ（ＰＣＫＦ）３１が設けられている。
第２図（ａ）〜（ｆ）は記憶パックの外観図に係り、第
２図（ａ）〜（Ｃ）はキャラクタジェネレータ（ＣＧ）
パックの外観図、第２図（ｄ）〜（ｆ）はＲＡＭパック
の外観図である。ＣＧバックは通常ＲＯＭで構成される
。例えば９１は書体Ｃ０ＵＲＩＥＲ−１２，９２は書体
ＤＩＣＴＩＯＮＡＲＹ−ＰＳ、９３は書体Ｃ０ＵＲＩＥ
Ｒ−ｒＴＡＲＩＣ−１０の記憶パックである。また９４
は容量４にバイト、９５は容量８にバイト、９６は容量
１６にバイトのＲＡＭパックである。これらの記憶パッ
クはコネクタ１０を介して電子タイプライタ１に着／脱
自在である。
２図（ａ）〜（Ｃ）はキャラクタジェネレータ（ＣＧ）
パックの外観図、第２図（ｄ）〜（ｆ）はＲＡＭパック
の外観図である。ＣＧバックは通常ＲＯＭで構成される
。例えば９１は書体Ｃ０ＵＲＩＥＲ−１２，９２は書体
ＤＩＣＴＩＯＮＡＲＹ−ＰＳ、９３は書体Ｃ０ＵＲＩＥ
Ｒ−ｒＴＡＲＩＣ−１０の記憶パックである。また９４
は容量４にバイト、９５は容量８にバイト、９６は容量
１６にバイトのＲＡＭパックである。これらの記憶パッ
クはコネクタ１０を介して電子タイプライタ１に着／脱
自在である。
第３図はＣＧパックのデータ記憶構造を示す図である。
ＣＧパックの先頭アドレスにはパック識別子１００が１
バイトで格納されている。識別子１００の内容は上位４
ビツト（ｄ４〜ｄ））がピッチ識別フラグであり、下位
４ビツト（ｄｏ〜ｄ３）はＣＧバック番号である。ピッ
チ識別フラグは４つのコードに分類され、図示の各コー
ドは夫々ＰＳピッチ、１０ピツチ、１２ピツチ、１５ピ
ツチに対応する。ＣＧパック番号は例えば書体種別によ
り割付けられた番号である。ＣＧパックの２バイト目か
らはタイトル名１０１が３２バイト領域内に格納されて
いる。タイトル名１０１は例えば最初の４バイトが常に
スペースコードであり、引続きＣＧパック名が図示のよ
うにＡＳＣＩＩコードで記述されている。本実施例では
最初の４バイトが常にスペースコードであることにより
当該記憶パックがＣＧパックであることを示している。
バイトで格納されている。識別子１００の内容は上位４
ビツト（ｄ４〜ｄ））がピッチ識別フラグであり、下位
４ビツト（ｄｏ〜ｄ３）はＣＧバック番号である。ピッ
チ識別フラグは４つのコードに分類され、図示の各コー
ドは夫々ＰＳピッチ、１０ピツチ、１２ピツチ、１５ピ
ツチに対応する。ＣＧパック番号は例えば書体種別によ
り割付けられた番号である。ＣＧパックの２バイト目か
らはタイトル名１０１が３２バイト領域内に格納されて
いる。タイトル名１０１は例えば最初の４バイトが常に
スペースコードであり、引続きＣＧパック名が図示のよ
うにＡＳＣＩＩコードで記述されている。本実施例では
最初の４バイトが常にスペースコードであることにより
当該記憶パックがＣＧパックであることを示している。
更に、その後はパックのディレクトリ１０２、データ１
０３のエリアの順でＣＧバックは構成されている。
０３のエリアの順でＣＧバックは構成されている。
第４図（ａ）はＲＡＭパック記憶構造の概念図である。
ＲＡＭパックは２つのバンクに分けられ、夫々をバンク
１ （Ｂｌ）、バンク２ （Ｂ２）として区別する。
１ （Ｂｌ）、バンク２ （Ｂ２）として区別する。
第４図（ｂ）〜（ｄ）は−例としてのＲＡＭパックの具
体的な構成図である。第４図（ｂ）は４にバイトのＲＡ
Ｍパック９４を示している。このタイプのＲＡＭパック
では通常バンク１のロケーションＢ１−１に２にバイト
のＲＡＭチップがのり、バンク２のロケーションＢ２−
１に２にバイトのＲＡＭチップがのっている。但し、第
４図（ｂ）のアドレスデコーダチップ９４１は実際には
２にバイトチップの無いロケーションＢ１−２、Ｂ２−
２等についても、チップセレクト信号を出力するように
構成されている。従って、ＣＰＵ１はチップの無い番地
をアセスすると正しいデータは得られない。第４図（Ｃ
）は８にバイトのＲＡＭパック９５を示している。この
タイプのＲＡＭパックのバンク１にはＲＡＭチップが存
在しない。またバンク２には８にバイトのＲＡＭチップ
がのっている。第４図（ｄ）は１６にバイトのＲＡＭパ
ック９６を示している。このタイプのＲＡＭパックには
バンク１及びバンク２に夫々８にバイトのＲＡＭチップ
がのっている。
体的な構成図である。第４図（ｂ）は４にバイトのＲＡ
Ｍパック９４を示している。このタイプのＲＡＭパック
では通常バンク１のロケーションＢ１−１に２にバイト
のＲＡＭチップがのり、バンク２のロケーションＢ２−
１に２にバイトのＲＡＭチップがのっている。但し、第
４図（ｂ）のアドレスデコーダチップ９４１は実際には
２にバイトチップの無いロケーションＢ１−２、Ｂ２−
２等についても、チップセレクト信号を出力するように
構成されている。従って、ＣＰＵ１はチップの無い番地
をアセスすると正しいデータは得られない。第４図（Ｃ
）は８にバイトのＲＡＭパック９５を示している。この
タイプのＲＡＭパックのバンク１にはＲＡＭチップが存
在しない。またバンク２には８にバイトのＲＡＭチップ
がのっている。第４図（ｄ）は１６にバイトのＲＡＭパ
ック９６を示している。このタイプのＲＡＭパックには
バンク１及びバンク２に夫々８にバイトのＲＡＭチップ
がのっている。
第５図は識別フラグＰＣＫＦの記憶構造図である。上位
２ビツト（ｄ６．ｄ７）は記憶パックの着／脱状態の認
識結果を記憶する。コード“ＯＯ”はパック不存在の状
態、コード“０１”はＲＡＭパックが存在する状態、コ
ード“１１”はＣＧパックが存在する状態を夫々示して
いる。ＣＧパックが存在する時は次の２ビツト（ｄ４．
ｄ５）にＣＧバックのピッチ情報が格納される。この場
合に、コード“ＯＯ″は１０ピツチ、コード“０１″は
ＰＳピッチ、コード″１０″は１２ピツチを夫々示して
いる。また下位４ビツト（ｄ。
２ビツト（ｄ６．ｄ７）は記憶パックの着／脱状態の認
識結果を記憶する。コード“ＯＯ”はパック不存在の状
態、コード“０１”はＲＡＭパックが存在する状態、コ
ード“１１”はＣＧパックが存在する状態を夫々示して
いる。ＣＧパックが存在する時は次の２ビツト（ｄ４．
ｄ５）にＣＧバックのピッチ情報が格納される。この場
合に、コード“ＯＯ″は１０ピツチ、コード“０１″は
ＰＳピッチ、コード″１０″は１２ピツチを夫々示して
いる。また下位４ビツト（ｄ。
〜ｄ３）にはＲＡＭパックが存在するときにそのＲＡＭ
パックの記憶容量が格納される。この場合に、コード″
１０１０”は４ＫＲＡＭパック、コード“ｏｏｏｉ”は
８ＫＲＡＭパック、コード“０１０１”は１６ＫＲＡＭ
バックの存在を夫々示している。ちなみに、本実施例で
は、ビットｄ３はバンク１のロケーションＢ１−１に２
ＫＲＡＭチップが存在すること、ビットｄ２はバンク１
に８ＫＲＡＭチップが存在すること、ビットｄ１はバン
ク２のロケーションＢ２−１に２ＫＲＡＭチップが存在
すること、ビットｄｏはバンク２に８ＫＲＡＭチップが
存在することを示している。
パックの記憶容量が格納される。この場合に、コード″
１０１０”は４ＫＲＡＭパック、コード“ｏｏｏｉ”は
８ＫＲＡＭパック、コード“０１０１”は１６ＫＲＡＭ
バックの存在を夫々示している。ちなみに、本実施例で
は、ビットｄ３はバンク１のロケーションＢ１−１に２
ＫＲＡＭチップが存在すること、ビットｄ２はバンク１
に８ＫＲＡＭチップが存在すること、ビットｄ１はバン
ク２のロケーションＢ２−１に２ＫＲＡＭチップが存在
すること、ビットｄｏはバンク２に８ＫＲＡＭチップが
存在することを示している。
第６図（ａ）〜（Ｃ）は実施例のパック識別処理のフロ
ーチャートである。この処理には、例えば電子タイプラ
イタ１の電源投入時、または、図示しないが、記憶パッ
ク交換のためのケースドアが開けられかつ閉じられたこ
とを検出したときに人力する。始めの処理は第４図（ｂ
）〜（ｄ）の３タイプのＲＡＭパックを識別することに
関する。
ーチャートである。この処理には、例えば電子タイプラ
イタ１の電源投入時、または、図示しないが、記憶パッ
ク交換のためのケースドアが開けられかつ閉じられたこ
とを検出したときに人力する。始めの処理は第４図（ｂ
）〜（ｄ）の３タイプのＲＡＭパックを識別することに
関する。
ステップＳ１ではパック識別フラグＰＣＫＦをクリアす
る。ステップＳ２ではデータＡＡ （Ｈ）（Ｈはヘキサ
デシマル表示）を用いてバンク１のアドレス００００
（Ｈ）に対してリードアフタライトチェックを行う、ま
ずバンク１にＲＡＭチップが存在するときは、少なくと
もアドレス００００（Ｈ）にデータＡＡ （Ｈ）をライ
トした後、アドレス００００ （Ｈ）をリードした時は
、リードデータはＡＡ （Ｈ）でなければならない。ス
テップＳ３でこの一致が得られない（エラー）と判別し
たときはバンク１にＲＡＭチップが存在しないと判断し
てステップＳ１０に進む。またエラーでないときはステ
ップＳ４に進み、データ５５（Ｈ）を用いてバンク１の
アドレス００００（Ｈ）に対してリードアフタライトチ
ェックを行う。書込データを変えてＲＡＭの存在を確認
するためである。特に、ＲＯＭでないことを確認する上
で有用である。ステップＳ５でこの一致が得られない（
エラー）と判別したときはバンク１にＲＡＭチップが存
在しないと判断してステップＳ１０に進む。またエラー
でないときはステップＳ６に進み、とりあえずバンク１
のロケーションＢ１−１に２にバイトＲＡＭチップが存
在すると仮定してＰＡＣＫＦのビットｄ３をオンする。
る。ステップＳ２ではデータＡＡ （Ｈ）（Ｈはヘキサ
デシマル表示）を用いてバンク１のアドレス００００
（Ｈ）に対してリードアフタライトチェックを行う、ま
ずバンク１にＲＡＭチップが存在するときは、少なくと
もアドレス００００（Ｈ）にデータＡＡ （Ｈ）をライ
トした後、アドレス００００ （Ｈ）をリードした時は
、リードデータはＡＡ （Ｈ）でなければならない。ス
テップＳ３でこの一致が得られない（エラー）と判別し
たときはバンク１にＲＡＭチップが存在しないと判断し
てステップＳ１０に進む。またエラーでないときはステ
ップＳ４に進み、データ５５（Ｈ）を用いてバンク１の
アドレス００００（Ｈ）に対してリードアフタライトチ
ェックを行う。書込データを変えてＲＡＭの存在を確認
するためである。特に、ＲＯＭでないことを確認する上
で有用である。ステップＳ５でこの一致が得られない（
エラー）と判別したときはバンク１にＲＡＭチップが存
在しないと判断してステップＳ１０に進む。またエラー
でないときはステップＳ６に進み、とりあえずバンク１
のロケーションＢ１−１に２にバイトＲＡＭチップが存
在すると仮定してＰＡＣＫＦのビットｄ３をオンする。
尚、図示の００００１０００ （Ｂ）”の″（Ｂ）”は
バイナリ表示を示している。ステップＳ７ではデータＡ
５（Ｈ）を用いてバンク１のアドレス１８００ （Ｈ）
に対してリードアフタライトチェックを行う。ステップ
Ｓ８でこの一致が得られない（エラー）と判別したとき
はバンク１に８ＫＲＡＭチップが存在しないと判断して
ステップＳ１０に進む。またエラーでないときはステッ
プＳ９に進み、バンク１に８ＫＲＡＭチップが存在する
としてＰＡＣＫＦの内容をビットｄ２に書き替える。
バイナリ表示を示している。ステップＳ７ではデータＡ
５（Ｈ）を用いてバンク１のアドレス１８００ （Ｈ）
に対してリードアフタライトチェックを行う。ステップ
Ｓ８でこの一致が得られない（エラー）と判別したとき
はバンク１に８ＫＲＡＭチップが存在しないと判断して
ステップＳ１０に進む。またエラーでないときはステッ
プＳ９に進み、バンク１に８ＫＲＡＭチップが存在する
としてＰＡＣＫＦの内容をビットｄ２に書き替える。
ステップＳＩＯではデータＡＡ （Ｈ）を用いてバンク
２のアドレス００００ （Ｈ）に対してリードアフタラ
イトチェックを行う。ステップＳｌｌでこの一致が得ら
れない（エラー）と判別したときはバンク２にＲＡＭチ
ップが存在しないと判断してステップ３１８に進み、Ｐ
ＣＫＦのバンク２に関するビットｄＯ，ｄｉをオフする
。またエラーでないときはステップＳ１２に進み、デー
タ５５（Ｈ）を用いてバンク２のアドレス００００（Ｈ
）に対してリードアフタライトチェックを行う。書込デ
ータを変えてＲＡＭの存在を確認するためである。ステ
ップＳ１３でこの一致が得られない（エラー）と判別し
たときはステップ３１８に進む、またエラーでないとき
はステップ３１４に進み、とりあえずバンク２のロケー
ションＢ２−１に２にバイトＲＡＭチップが存在すると
仮定してＰＣＫＦの内容にビットｄ１を合成する。ステ
ップＳ１５ではデータＡ５（Ｈ）を用いてバンク２のア
ドレスｔａｏｏ（Ｈ）に対してリードアフタライトチェ
ックを行う。ステップＳ１６でこの一致が得られない（
エラー）と判別したときはバンク２に８ＫＲＡＭチップ
が存在しないと判断してステップＳ１９に進む。またエ
ラーでないときはステップＳ１７に進み、バンク２に８
ＫＲＡＭチップが存在するとしてＰＡＣＫＦの内容のビ
ットｄ１をビットｄｏに書き替える。２ＫＲＡＭでなく
８ＫＲＡＭが存在するからである。
２のアドレス００００ （Ｈ）に対してリードアフタラ
イトチェックを行う。ステップＳｌｌでこの一致が得ら
れない（エラー）と判別したときはバンク２にＲＡＭチ
ップが存在しないと判断してステップ３１８に進み、Ｐ
ＣＫＦのバンク２に関するビットｄＯ，ｄｉをオフする
。またエラーでないときはステップＳ１２に進み、デー
タ５５（Ｈ）を用いてバンク２のアドレス００００（Ｈ
）に対してリードアフタライトチェックを行う。書込デ
ータを変えてＲＡＭの存在を確認するためである。ステ
ップＳ１３でこの一致が得られない（エラー）と判別し
たときはステップ３１８に進む、またエラーでないとき
はステップ３１４に進み、とりあえずバンク２のロケー
ションＢ２−１に２にバイトＲＡＭチップが存在すると
仮定してＰＣＫＦの内容にビットｄ１を合成する。ステ
ップＳ１５ではデータＡ５（Ｈ）を用いてバンク２のア
ドレスｔａｏｏ（Ｈ）に対してリードアフタライトチェ
ックを行う。ステップＳ１６でこの一致が得られない（
エラー）と判別したときはバンク２に８ＫＲＡＭチップ
が存在しないと判断してステップＳ１９に進む。またエ
ラーでないときはステップＳ１７に進み、バンク２に８
ＫＲＡＭチップが存在するとしてＰＡＣＫＦの内容のビ
ットｄ１をビットｄｏに書き替える。２ＫＲＡＭでなく
８ＫＲＡＭが存在するからである。
ステップ３１９以下の処理ではＣＧパックの識別を行う
。即ち、ステップＳ１９でＰＣＫＦの内容がが“０”で
ないときはＲＡＭパックが存在するのでステップＳ２０
に進み、ビットｄ７．ｄ６を“０１“にしてＲＡＭパッ
クの存在を示す。しかし、ステップＳ１９でＰＣＫＦの
内容が０”のときはＲＡＭパックの存在が否定されてお
り、故にステップＳ２１に進みＣＧバックの存在可能性
を調べる。ステップＳ２１ではＣＧバックについてのタ
イトル名１０１の先頭番地から４バイト目までを読み取
り、その読取データが全てスペースコードか否かを調べ
る。本実施例ではＣＧバックのタイトル名１０１の先頭
４バイトはどのＣＧパックにおいてもスペースコードが
存在するように決めたからである。このエリアがスペー
スコードでないなら、ＣＧパックではないのでステップ
Ｓ２２に進み、ＰＣＫＦをクリアして処理を終了する。
。即ち、ステップＳ１９でＰＣＫＦの内容がが“０”で
ないときはＲＡＭパックが存在するのでステップＳ２０
に進み、ビットｄ７．ｄ６を“０１“にしてＲＡＭパッ
クの存在を示す。しかし、ステップＳ１９でＰＣＫＦの
内容が０”のときはＲＡＭパックの存在が否定されてお
り、故にステップＳ２１に進みＣＧバックの存在可能性
を調べる。ステップＳ２１ではＣＧバックについてのタ
イトル名１０１の先頭番地から４バイト目までを読み取
り、その読取データが全てスペースコードか否かを調べ
る。本実施例ではＣＧバックのタイトル名１０１の先頭
４バイトはどのＣＧパックにおいてもスペースコードが
存在するように決めたからである。このエリアがスペー
スコードでないなら、ＣＧパックではないのでステップ
Ｓ２２に進み、ＰＣＫＦをクリアして処理を終了する。
従って、この状態ではＲＡＭバックもＣＧパックも存在
しないことになる。例えば本電子タイプライタ１と無関
係なＲＯＭパックが装着された場合も存在なしと判断さ
れることになる。ステップＳ２１で先頭４バイトがスペ
ースコードであるならステップＳ２３に進み、次に識別
子１００を読み取ってピッチ情報を識別する。ステップ
Ｓ２３でピッチ情報がＰＳピッチであるならステップＳ
２４に進みＰＣＫＦに１１０１００００（Ｂ）を格納し
て処理を終了する。同様にして、ステップＳ２５で１０
ピツチならステップＳ２６に進みＰＣＫＦに１１０００
０００ （Ｂ）を格納して処理を終了する。また同様に
して、ステップＳ２７で１２ピツチならステップＳ２８
に進みＰＣＫＦに１１１０００００ （Ｂ）を格納して
処理を終了する。また、ＰＳピッチでも１０ピツチでも
１２ピツチでもない時はＣＧパックは存在しないと判別
し、ステップＳ２２でＰＣＫＦに“０”を格納して処理
を終了する。
しないことになる。例えば本電子タイプライタ１と無関
係なＲＯＭパックが装着された場合も存在なしと判断さ
れることになる。ステップＳ２１で先頭４バイトがスペ
ースコードであるならステップＳ２３に進み、次に識別
子１００を読み取ってピッチ情報を識別する。ステップ
Ｓ２３でピッチ情報がＰＳピッチであるならステップＳ
２４に進みＰＣＫＦに１１０１００００（Ｂ）を格納し
て処理を終了する。同様にして、ステップＳ２５で１０
ピツチならステップＳ２６に進みＰＣＫＦに１１０００
０００ （Ｂ）を格納して処理を終了する。また同様に
して、ステップＳ２７で１２ピツチならステップＳ２８
に進みＰＣＫＦに１１１０００００ （Ｂ）を格納して
処理を終了する。また、ＰＳピッチでも１０ピツチでも
１２ピツチでもない時はＣＧパックは存在しないと判別
し、ステップＳ２２でＰＣＫＦに“０”を格納して処理
を終了する。
尚、上述実施例では記憶パックがＣＧパック又はＲＡＭ
パックである場合を述べた。しかし、この他にも例えば
アプリケーションプログラムが格納されているプログラ
ムパックであるとか、デモンストレーションを行なうデ
モパック等を含めて判別することも可能である。
パックである場合を述べた。しかし、この他にも例えば
アプリケーションプログラムが格納されているプログラ
ムパックであるとか、デモンストレーションを行なうデ
モパック等を含めて判別することも可能である。
また、上述実施例では１つのタイプライタには１つの記
憶パックしか装着できない場合を想定して述べた。しか
し、複数パックを併設できるようにしても夫々のデータ
アクセスラインコネクタを介して別個に本発明による識
別が可能である。
憶パックしか装着できない場合を想定して述べた。しか
し、複数パックを併設できるようにしても夫々のデータ
アクセスラインコネクタを介して別個に本発明による識
別が可能である。
また、第６図（ａ）〜（ｃ）の識別処理は、まずＲＡＭ
パックが装着されたことを想定して始まっている。しか
し、ＲＯＭパックが装着されたことを想定して始めても
良いことは明らかである。
パックが装着されたことを想定して始まっている。しか
し、ＲＯＭパックが装着されたことを想定して始めても
良いことは明らかである。
また、第４図（ｂ）の４ＫＲＡＭは、実施例の場合の他
、例えばロケーションＢ１−３とロケーションＢ２−４
に夫々２ＫＲＡＭチップがのっていてもかまわない。何
れに２ＫＲＡＭチップがのっていても同様のり−ドアフ
タライトチェックが可能だからである。
、例えばロケーションＢ１−３とロケーションＢ２−４
に夫々２ＫＲＡＭチップがのっていてもかまわない。何
れに２ＫＲＡＭチップがのっていても同様のり−ドアフ
タライトチェックが可能だからである。
［発明の効果］
以上説明したように本発明によれば、特別にハードウェ
ア構成を設けることなく、当然に必要なデータアクセス
手段のみを使用して記憶パックの着／脱状態及びその属
性を識別できる。このことにより、オペレータは安心し
て記憶パックの交換ができ、かつ電子機器はどのような
パックが装着されてもシステムを安全に可動させられる
。
ア構成を設けることなく、当然に必要なデータアクセス
手段のみを使用して記憶パックの着／脱状態及びその属
性を識別できる。このことにより、オペレータは安心し
て記憶パックの交換ができ、かつ電子機器はどのような
パックが装着されてもシステムを安全に可動させられる
。
しかもその際、一度調べたパック情報はＰＣＫＦに記憶
されるので、その後は常にＣＰＵ内での迅速な参照が行
え、処理効率が改善される。
されるので、その後は常にＣＰＵ内での迅速な参照が行
え、処理効率が改善される。
第１図は実施例の電子タイプライタのブロック構成図、
第２図（ａ）〜（Ｃ）はキャラクタジェネレータ（ＣＧ
）パックの外観図、 第２図（ｄ）〜（ｆ）はＲＡＭパックの外観図、 第３図はＣＧパックのデータ記憶構造を示す図、 第４図（ａ）はＲＡＭパック記憶構造の概念図、 第４図（ｂ）〜（ｄ）は−例としてのＲＡＭパックの具
体的な構成図、 第５図は識別フラグＰＣＫＦの記憶構造図、第６図（ａ
）〜（ｃ）は実施例のパック識別処理のフローチャート
である。 図中、１・・・セントラルブロセッシングユニット（Ｃ
ＰＵ）、２・・・リードオンリメモリ （ＲＯＭ）、３
・・・ランダムアクセスメモリ（ＲＡＭ）、４・・・表
示器、５・・・プリンタ、６・・・キーボード、７・・
−Ｉ１０ポート、８・・・共通バス、９・・・記憶パッ
ク、１０・・・コネクタである。 特許出願人 キャノン株式会社 第２２ 第５図
）パックの外観図、 第２図（ｄ）〜（ｆ）はＲＡＭパックの外観図、 第３図はＣＧパックのデータ記憶構造を示す図、 第４図（ａ）はＲＡＭパック記憶構造の概念図、 第４図（ｂ）〜（ｄ）は−例としてのＲＡＭパックの具
体的な構成図、 第５図は識別フラグＰＣＫＦの記憶構造図、第６図（ａ
）〜（ｃ）は実施例のパック識別処理のフローチャート
である。 図中、１・・・セントラルブロセッシングユニット（Ｃ
ＰＵ）、２・・・リードオンリメモリ （ＲＯＭ）、３
・・・ランダムアクセスメモリ（ＲＡＭ）、４・・・表
示器、５・・・プリンタ、６・・・キーボード、７・・
−Ｉ１０ポート、８・・・共通バス、９・・・記憶パッ
ク、１０・・・コネクタである。 特許出願人 キャノン株式会社 第２２ 第５図
Claims (6)
- （１）記憶パックを着脱自在に構成した電子機器におい
て、装着されるべき記憶パックの所定番地についてデー
タアクセスをするデータアクセス手段と、前記データア
クセス手段が前記装着されるべき記憶パックについてア
クセスをしたデータに基づいて前記記憶パックに関する
情報を認識する認識手段を備えることを特徴とする電子
機器。 - （２）認識手段は装着されるべき記憶パックの所定番地
について読み出したデータが特定データでなく、かつ所
定番地についてデータ書込を行つた書込データとその読
出データの比較の一致が得られないことにより前記装着
されるべき記憶パックが装着されていないと認識するこ
とを特徴とする特許請求の範囲第１項記載の電子機器。 - （３）認識手段は装着されるべき記憶パックの所定番地
について読み出したデータが特定データであることによ
りＲＯＭパックが装着されていることを認識することを
特徴とする特許請求の範囲第１項記載の電子機器。 - （４）認識手段は装着されるべき記憶パックの所定番地
から読み出した特定データによりＲＯＭパックの属性を
認識することを特徴とする特許請求の範囲第３項記載の
電子機器。 - （５）認識手段は装着されるべき記憶パックの所定番地
についてデータ書込を行つた書込データとその読出デー
タの比較の一致が得られたことによりＲＡＭパックが装
着されていることを認識することを特徴とする特許請求
の範囲第１項記載の電子機器。 - （６）認識手段は装着されるべき記憶パックの複数の番
地についてデータ書込を行つた書込データとその読出デ
ータの比較の一致を検査し、前記比較の一致が得られた
番地と比較の一致が得られなかつた番地とより前記装着
されるべき記憶パックの有効エリアを認識することを特
徴とする特許請求の範囲第５項記載の電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61116119A JPS62273691A (ja) | 1986-05-22 | 1986-05-22 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61116119A JPS62273691A (ja) | 1986-05-22 | 1986-05-22 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62273691A true JPS62273691A (ja) | 1987-11-27 |
Family
ID=14679162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61116119A Pending JPS62273691A (ja) | 1986-05-22 | 1986-05-22 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62273691A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01248248A (ja) * | 1988-03-30 | 1989-10-03 | Toshiba Corp | メモリチェック方式 |
| JPH06314094A (ja) * | 1993-04-23 | 1994-11-08 | Noise Toies Inc | 電子装置およびメモリカートリッジ |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5431235A (en) * | 1977-08-12 | 1979-03-08 | Matsushita Electric Ind Co Ltd | Memory extension system for microcomputer |
| JPS55128641A (en) * | 1979-03-23 | 1980-10-04 | Nissan Motor Co Ltd | Controlling system for vehicle |
| JPS57174750A (en) * | 1981-04-20 | 1982-10-27 | Hitachi Ltd | Data processor |
| JPS58125125A (ja) * | 1982-01-21 | 1983-07-26 | Toshiba Corp | プログラムの起動方法 |
| JPS58127212A (ja) * | 1982-01-23 | 1983-07-29 | Hitachi Constr Mach Co Ltd | カセツトを用いた制御装置 |
| JPS60154396A (ja) * | 1984-01-24 | 1985-08-14 | Toshiba Corp | 電子機器における記憶情報識別方式 |
| JPS6127000A (ja) * | 1984-07-17 | 1986-02-06 | Fujitsu Ltd | Ｒａｍの検査方法 |
| JPS6188350A (ja) * | 1985-10-04 | 1986-05-06 | Canon Inc | 外部記憶装置 |
-
1986
- 1986-05-22 JP JP61116119A patent/JPS62273691A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5431235A (en) * | 1977-08-12 | 1979-03-08 | Matsushita Electric Ind Co Ltd | Memory extension system for microcomputer |
| JPS55128641A (en) * | 1979-03-23 | 1980-10-04 | Nissan Motor Co Ltd | Controlling system for vehicle |
| JPS57174750A (en) * | 1981-04-20 | 1982-10-27 | Hitachi Ltd | Data processor |
| JPS58125125A (ja) * | 1982-01-21 | 1983-07-26 | Toshiba Corp | プログラムの起動方法 |
| JPS58127212A (ja) * | 1982-01-23 | 1983-07-29 | Hitachi Constr Mach Co Ltd | カセツトを用いた制御装置 |
| JPS60154396A (ja) * | 1984-01-24 | 1985-08-14 | Toshiba Corp | 電子機器における記憶情報識別方式 |
| JPS6127000A (ja) * | 1984-07-17 | 1986-02-06 | Fujitsu Ltd | Ｒａｍの検査方法 |
| JPS6188350A (ja) * | 1985-10-04 | 1986-05-06 | Canon Inc | 外部記憶装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01248248A (ja) * | 1988-03-30 | 1989-10-03 | Toshiba Corp | メモリチェック方式 |
| JPH06314094A (ja) * | 1993-04-23 | 1994-11-08 | Noise Toies Inc | 電子装置およびメモリカートリッジ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2146399C1 (ru) | Способ записи данных в энергонезависимое запоминающее устройство, способ использования устройства на интегральных схемах, устройство на интегральных схемах | |
| US4458315A (en) | Apparatus and method for preventing unauthorized use of computer programs | |
| JP2682700B2 (ja) | Ｉｃカード | |
| JPH07230261A (ja) | 液晶表示パネルのタイプを識別する方法及びこの方法を使用するコンピュータシステム | |
| JP3125070B2 (ja) | Ｉｃカード | |
| JPS62273691A (ja) | 電子機器 | |
| KR100506243B1 (ko) | 스크린 버퍼 검색을 통한 시스템 모니터링 방법 | |
| JPH0765139A (ja) | Ｉｃメモリカード | |
| US4495565A (en) | Computer memory address matcher and process | |
| JPH06180674A (ja) | データ記憶装置 | |
| JP2003164635A (ja) | 遊技機用メモリカートリッジ装置および遊技機 | |
| GB2202656A (en) | Memory re-mapping in a microcomputer system | |
| US5764659A (en) | Apparatus for preventing writing to a releasable storage device | |
| JP3480957B2 (ja) | メモリのプログラミング装置 | |
| CN115268960A (zh) | 一种汽车仪表软件的安全升级方法及系统 | |
| CA1293816C (en) | Memory re-mapping in a microcomputer system | |
| JPH09223065A (ja) | メモリ容量テスト方法およびコンピュータ・システム | |
| JP2821309B2 (ja) | 印刷装置及び方法 | |
| JPH01155599A (ja) | 記憶装置 | |
| JP2000047896A (ja) | 装置固有情報の設定装置 | |
| JPH06110776A (ja) | メモリ容量認識方法 | |
| JPH06309236A (ja) | メモリの不正書込み検出回路 | |
| JPS60244648A (ja) | 自動車用制御装置 | |
| JPH08111097A (ja) | 記憶装置 | |
| JPS6188359A (ja) | ワンチツプマイクロコンピユ−タ |