JPH06110776A - メモリ容量認識方法 - Google Patents
メモリ容量認識方法Info
- Publication number
- JPH06110776A JPH06110776A JP26041292A JP26041292A JPH06110776A JP H06110776 A JPH06110776 A JP H06110776A JP 26041292 A JP26041292 A JP 26041292A JP 26041292 A JP26041292 A JP 26041292A JP H06110776 A JPH06110776 A JP H06110776A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- read
- capacity
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】パッケージピン配列に上位互換性がある異容量
のメモリを装着できるプリント基板上に実装されたメモ
リの容量を基板上のＣＰＵに正確に認識させる。 【構成】１Ｍビットメモリが装着できるプリント基板に
２５６Ｋビットメモリを実装したときの１Ｍビットメモ
リ容間内のメモリマップは図２（Ｂ）で表わされ、領域
と同じデータが領域，，にも表われる。そこで
アドレス○○○○ＨにデータＡを書いたのちアドレス１
８０００ＨにデータＢを書き、次にアドレス○○○○Ｈ
のデータを読み出すと実装メモリが１Ｍビットメモリで
あればデータＡが読み出されるが、実装メモリが２５６
ビットメモリであれば書換わったデータＢが読出され
る。この原理で容量を認識する。
のメモリを装着できるプリント基板上に実装されたメモ
リの容量を基板上のＣＰＵに正確に認識させる。 【構成】１Ｍビットメモリが装着できるプリント基板に
２５６Ｋビットメモリを実装したときの１Ｍビットメモ
リ容間内のメモリマップは図２（Ｂ）で表わされ、領域
と同じデータが領域，，にも表われる。そこで
アドレス○○○○ＨにデータＡを書いたのちアドレス１
８０００ＨにデータＢを書き、次にアドレス○○○○Ｈ
のデータを読み出すと実装メモリが１Ｍビットメモリで
あればデータＡが読み出されるが、実装メモリが２５６
ビットメモリであれば書換わったデータＢが読出され
る。この原理で容量を認識する。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロプロセッサ
などからなるコンピュータシステムいおいて、実装され
たリード専用メモリ（ＲＯＭ），リード／ライト可能な
メモリ（ＲＡＭ）等のメモリ容量をプログラムによって
マイクロプローセッサに認識させる方法に関する。
などからなるコンピュータシステムいおいて、実装され
たリード専用メモリ（ＲＯＭ），リード／ライト可能な
メモリ（ＲＡＭ）等のメモリ容量をプログラムによって
マイクロプローセッサに認識させる方法に関する。
【０００２】なお以下各図において同一の符号は同一も
しくは相当部分を示す。
しくは相当部分を示す。
【０００３】
【従来の技術】従来は実装するメモリの容量は固定され
ていると考えて、予めプログラムの作成及びコンパイル
を行うか、あるいはメモリ容量を限定しないでプログラ
ムを作成する場合には、実装しているメモリの容量値を
手操作でスイッチや切替板に設定して置き、その設定値
をプログラムによって認識させて、プログラムにデータ
の配置などを行わせるようにしている。
ていると考えて、予めプログラムの作成及びコンパイル
を行うか、あるいはメモリ容量を限定しないでプログラ
ムを作成する場合には、実装しているメモリの容量値を
手操作でスイッチや切替板に設定して置き、その設定値
をプログラムによって認識させて、プログラムにデータ
の配置などを行わせるようにしている。
【０００４】
【発明が解決しようとする課題】実装するメモリの容量
に変更が生じた場合、メモリ容量は固定されていると考
えてプログラムを作成している場合には、プログラムの
変更及び再コンパイルが必要となる。従ってメモリ容量
を限定せずにプログラムを作成し、プログラムにメモリ
容量を認識させることが望ましいが、前述のようにスイ
ッチや切替板を使用している場合、誤設定が生ずる可能
性がある。
に変更が生じた場合、メモリ容量は固定されていると考
えてプログラムを作成している場合には、プログラムの
変更及び再コンパイルが必要となる。従ってメモリ容量
を限定せずにプログラムを作成し、プログラムにメモリ
容量を認識させることが望ましいが、前述のようにスイ
ッチや切替板を使用している場合、誤設定が生ずる可能
性がある。
【０００５】そこで本発明は実装されたＲＡＭ，ＲＯＭ
のメモリ容量をプログラムに自動的に認識させる方法を
提供することを課題とする。
のメモリ容量をプログラムに自動的に認識させる方法を
提供することを課題とする。
【０００６】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１のメモリ容量認識方法では、パッケージ
のピン配列に上位互換性があり、容量の異なる複数のリ
ード／ライト可能なメモリの何れの１つをも同一箇所に
装着し得るプリント基板に実装されたリード／ライト可
能なメモリの異なる所定のアドレスに異なるデータを書
込んだのち、前記アドレスのデータを読出してその書変
わりの有無を調べ、当該のリード／ライト可能なメモリ
の容量を認識するようにする。
めに、請求項１のメモリ容量認識方法では、パッケージ
のピン配列に上位互換性があり、容量の異なる複数のリ
ード／ライト可能なメモリの何れの１つをも同一箇所に
装着し得るプリント基板に実装されたリード／ライト可
能なメモリの異なる所定のアドレスに異なるデータを書
込んだのち、前記アドレスのデータを読出してその書変
わりの有無を調べ、当該のリード／ライト可能なメモリ
の容量を認識するようにする。
【０００７】また請求項２のメモリ容量認識方法では、
パッケージのピン配列に上位互換性があり、容量の異な
る複数のリード専用メモリの何れの１つをも同一箇所に
装着し得るプリント基板に実装されたリード専用メモリ
の異なる所定のアドレスを起点として夫々所定量のデー
タを読出し、この異なるアドレスを起点とする読出しデ
ータの相互の一致の有無を調べ、当該のリード専用メモ
リの容量を認識するようにする。
パッケージのピン配列に上位互換性があり、容量の異な
る複数のリード専用メモリの何れの１つをも同一箇所に
装着し得るプリント基板に実装されたリード専用メモリ
の異なる所定のアドレスを起点として夫々所定量のデー
タを読出し、この異なるアドレスを起点とする読出しデ
ータの相互の一致の有無を調べ、当該のリード専用メモ
リの容量を認識するようにする。
【０００８】また請求項３のメモリ容量認識方法では、
請求項１または請求項２に記載のメモリ容量認識方法に
おいて、前記の認識したメモリ容量を外部バスよりアク
セス可能なレジスタ又は２ポートメモリに書込むように
する。
請求項１または請求項２に記載のメモリ容量認識方法に
おいて、前記の認識したメモリ容量を外部バスよりアク
セス可能なレジスタ又は２ポートメモリに書込むように
する。
【０００９】
（１）メモリ領域の異なるアドレスに、異なるデータを
書き込み、書き込みを行ったアドレスのデータを読みだ
して比較することにより、プリント基板に実装されてい
る、リード／ライト可能なメモリの容量を認識する。 （２）またメモリ領域の２箇所以上の異なるアドレスの
データを、一定量読み出して比較することにより、プリ
ント基板に実装されているリード専用メモリの容量を認
識する。
書き込み、書き込みを行ったアドレスのデータを読みだ
して比較することにより、プリント基板に実装されてい
る、リード／ライト可能なメモリの容量を認識する。 （２）またメモリ領域の２箇所以上の異なるアドレスの
データを、一定量読み出して比較することにより、プリ
ント基板に実装されているリード専用メモリの容量を認
識する。
【００１０】
【実施例】図１は代表的なメモリ（ＲＡＭ）のピン配置
を示す。即ち同図（Ａ）は６４Ｋビットメモリの、同図
（Ｂ）は２５６Ｋビットメモリの、同図（Ｃ）は１Ｍビ
ットメモリの夫々のピン配置を示している。これらのメ
モリのピン配置には、いわゆる上位互換性があるため、
プリント基板を設計する段階で容量の大きなメモリを実
装できるようにしておけば、その配置のピンに容量の小
さなメモリも実装することが可能である。そこで本発明
では現に実装されているメモリの容量をプログラムによ
ってこのプリント基板上の図外のＣＰＵを介し自動的に
認識する。
を示す。即ち同図（Ａ）は６４Ｋビットメモリの、同図
（Ｂ）は２５６Ｋビットメモリの、同図（Ｃ）は１Ｍビ
ットメモリの夫々のピン配置を示している。これらのメ
モリのピン配置には、いわゆる上位互換性があるため、
プリント基板を設計する段階で容量の大きなメモリを実
装できるようにしておけば、その配置のピンに容量の小
さなメモリも実装することが可能である。そこで本発明
では現に実装されているメモリの容量をプログラムによ
ってこのプリント基板上の図外のＣＰＵを介し自動的に
認識する。
【００１１】次に図２ないし図４を用いて実装メモリが
１Ｍビットのメモリか、２５６Ｋビットのメモリかを判
定する方法を説明する。図２は、１Ｍビットのメモリを
実装できるように設計したプリント基板に、１Ｍビット
のメモリを実装した場合（同図（Ａ））と、２５６Ｋビ
ットのメモリを実装した場合（同図（Ｂ））の各メモリ
マップを示している。同図（Ｂ）に示すように２５６Ｋ
ビットのメモリを実装した場合、アドレスの上位２ビッ
ト（Ａ１５，Ａ１６）がメモリに接続されないため、
の領域（０００００Ｈ〜０７ＦＦＦＨ）と全く同じデー
タが（０８０００Ｈ〜０ＦＦＦＦＨ），（１０００
０Ｈ〜１７ＦＦＦＨ）（１８０００Ｈ〜１ＦＦＦＦ
Ｈ）の３つの各領域にも夫々表われる。
１Ｍビットのメモリか、２５６Ｋビットのメモリかを判
定する方法を説明する。図２は、１Ｍビットのメモリを
実装できるように設計したプリント基板に、１Ｍビット
のメモリを実装した場合（同図（Ａ））と、２５６Ｋビ
ットのメモリを実装した場合（同図（Ｂ））の各メモリ
マップを示している。同図（Ｂ）に示すように２５６Ｋ
ビットのメモリを実装した場合、アドレスの上位２ビッ
ト（Ａ１５，Ａ１６）がメモリに接続されないため、
の領域（０００００Ｈ〜０７ＦＦＦＨ）と全く同じデー
タが（０８０００Ｈ〜０ＦＦＦＦＨ），（１０００
０Ｈ〜１７ＦＦＦＨ）（１８０００Ｈ〜１ＦＦＦＦ
Ｈ）の３つの各領域にも夫々表われる。
【００１２】そこでこの特徴を利用して、実装されてい
るメモリの容量をプログラムによって、図３または図４
の手順で知ることができる。なお図３，図４においてＳ
１〜Ｓ８の符号は同図中のステップを示す。但し図３の
ステップＳ４，Ｓ５の部分は図４ではステップＳ４Ａ，
Ｓ５Ａに置換わり、また図４ではステップＳ７Ａが新設
されている。
るメモリの容量をプログラムによって、図３または図４
の手順で知ることができる。なお図３，図４においてＳ
１〜Ｓ８の符号は同図中のステップを示す。但し図３の
ステップＳ４，Ｓ５の部分は図４ではステップＳ４Ａ，
Ｓ５Ａに置換わり、また図４ではステップＳ７Ａが新設
されている。
【００１３】次に図３，図４の手順を説明する。 （１）メモリアドレスの先頭（０Ｈ）と、図２（Ｂ）に
おいて繰返してデータが表われる最後の領域の先頭
（１８０００Ｈ）に、夫々異なるデータＡ，Ｂを書き込
む。（Ｓ１，Ｓ２）。 （２）書き込んだアドレスのデータを読んで比較する。
おいて繰返してデータが表われる最後の領域の先頭
（１８０００Ｈ）に、夫々異なるデータＡ，Ｂを書き込
む。（Ｓ１，Ｓ２）。 （２）書き込んだアドレスのデータを読んで比較する。
【００１４】（３）即ち図３のようにアドレスの先頭
（０Ｈ）および（１８０００Ｈ）の２ケ所から読んだデ
ータが同じであれば（Ｓ３→Ｓ４→Ｓ５，分岐Ｙ）、又
は図４のようにアドレスの先頭から読出されたデータが
ステップＳ２でアドレス（１８０００Ｈ）にあとから書
き込んだ方のデータＢと一致すれば（Ｓ３→Ｓ４，分岐
Ｎ→Ｓ５Ａ，分岐Ｙ）、実装されているメモリの容量
は、２５６Ｋビットのメモリである（Ｓ６）。
（０Ｈ）および（１８０００Ｈ）の２ケ所から読んだデ
ータが同じであれば（Ｓ３→Ｓ４→Ｓ５，分岐Ｙ）、又
は図４のようにアドレスの先頭から読出されたデータが
ステップＳ２でアドレス（１８０００Ｈ）にあとから書
き込んだ方のデータＢと一致すれば（Ｓ３→Ｓ４，分岐
Ｎ→Ｓ５Ａ，分岐Ｙ）、実装されているメモリの容量
は、２５６Ｋビットのメモリである（Ｓ６）。
【００１５】（４）他方、図３において前述の２ケ所か
ら読んだデータが異なっていれば（Ｓ３→Ｓ４→Ｓ５，
分岐Ｎ）、又は図４においてアドレスの先頭から読出さ
れたデータがステップＳ１でこの先頭アドレスに書込ま
れたデータＡと一致すれば（Ｓ３→Ｓ４，分岐Ｙ）、実
装されているのは、１Ｍビットのメモリである（Ｓ
７）。
ら読んだデータが異なっていれば（Ｓ３→Ｓ４→Ｓ５，
分岐Ｎ）、又は図４においてアドレスの先頭から読出さ
れたデータがステップＳ１でこの先頭アドレスに書込ま
れたデータＡと一致すれば（Ｓ３→Ｓ４，分岐Ｙ）、実
装されているのは、１Ｍビットのメモリである（Ｓ
７）。
【００１６】つまり図３では、読んだデータの比較のみ
でメモリ容量を判定する。他方、図４では、読んだデー
タと書き込んだデータを比較して、メモリ容量を判定す
る。 （５）また、必要があれば、認識したメモリ容量を、外
部のバスを介してアクセスできるレジスタまたは２ポー
トメモリに書込む（Ｓ８）。次に実装されたメモリが１
Ｍビットのメモリか、２５６Ｋビットのメモリか、６４
Ｋビットのメモリかを判定する方法を図５，図６を用い
て説明する。
でメモリ容量を判定する。他方、図４では、読んだデー
タと書き込んだデータを比較して、メモリ容量を判定す
る。 （５）また、必要があれば、認識したメモリ容量を、外
部のバスを介してアクセスできるレジスタまたは２ポー
トメモリに書込む（Ｓ８）。次に実装されたメモリが１
Ｍビットのメモリか、２５６Ｋビットのメモリか、６４
Ｋビットのメモリかを判定する方法を図５，図６を用い
て説明する。
【００１７】図５（Ｂ）は、１Ｍビットのメモリを実装
できるように設計したプリント基板に、６４Ｋビットの
メモリを実装した場合のメモリマップを示している。６
４Ｋビットのメモリを実装した場合、アドレスの上位の
３ビット（Ａ１５，Ａ１６，Ａ１４）がメモリに接続さ
れず、またアドレスの上位の１ビット（Ａ１３）が、チ
ップセレクト信号に接続されるため、図５（Ｂ）の様に
の領域（０２０００Ｈ〜０３ＦＦＦＨ）と同じデータ
が（０６０００Ｈ〜０７ＦＦＦＨ），（０Ａ０００
Ｈ〜０ＢＦＦＦＨ），（０Ｅ０００Ｈ〜０ＦＦＦＦ
Ｈ），（１２０００Ｈ〜１３ＦＦＦＨ），（１６０
００Ｈ〜１７ＦＦＦＨ），（１Ａ０００Ｈ〜１ＢＦＦ
ＦＨ），（１Ｅ０００Ｈ〜１ＦＦＦＦＨ）の７つの領
域にも夫々表われる。
できるように設計したプリント基板に、６４Ｋビットの
メモリを実装した場合のメモリマップを示している。６
４Ｋビットのメモリを実装した場合、アドレスの上位の
３ビット（Ａ１５，Ａ１６，Ａ１４）がメモリに接続さ
れず、またアドレスの上位の１ビット（Ａ１３）が、チ
ップセレクト信号に接続されるため、図５（Ｂ）の様に
の領域（０２０００Ｈ〜０３ＦＦＦＨ）と同じデータ
が（０６０００Ｈ〜０７ＦＦＦＨ），（０Ａ０００
Ｈ〜０ＢＦＦＦＨ），（０Ｅ０００Ｈ〜０ＦＦＦＦ
Ｈ），（１２０００Ｈ〜１３ＦＦＦＨ），（１６０
００Ｈ〜１７ＦＦＦＨ），（１Ａ０００Ｈ〜１ＢＦＦ
ＦＨ），（１Ｅ０００Ｈ〜１ＦＦＦＦＨ）の７つの領
域にも夫々表われる。
【００１８】そこでこの特徴を利用して、実装されてい
るメモリの容量をプログラムによって、図６に示す手順
で知ることができる。次に図６を説明する。なおＳ１１
〜Ｓ２３の符号は同図中のステップを示す。 （１）メモリアドレスの先頭１（０Ｈ）にデータの書き
込み及び読出しを行う（Ｓ１１，Ｓ１２）。
るメモリの容量をプログラムによって、図６に示す手順
で知ることができる。次に図６を説明する。なおＳ１１
〜Ｓ２３の符号は同図中のステップを示す。 （１）メモリアドレスの先頭１（０Ｈ）にデータの書き
込み及び読出しを行う（Ｓ１１，Ｓ１２）。
【００１９】（２）正常に書き込み可能な（つまり書き
込んだデータと読みだしたデータが一致した）場合は
（Ｓ１３→Ｓ１４，分岐Ｙ）、図３又は図４で述べたプ
ログラムを実行し、当該の実装メモリが１Ｍビットか２
５６Ｋビットかの判定をする（Ｓ２２）。正常に書けな
い場合は（Ｓ１４，分岐Ｎ）、次に述べる（３）以降の
処理を実行する。
込んだデータと読みだしたデータが一致した）場合は
（Ｓ１３→Ｓ１４，分岐Ｙ）、図３又は図４で述べたプ
ログラムを実行し、当該の実装メモリが１Ｍビットか２
５６Ｋビットかの判定をする（Ｓ２２）。正常に書けな
い場合は（Ｓ１４，分岐Ｎ）、次に述べる（３）以降の
処理を実行する。
【００２０】（３）領域の先頭アドレス（２０００
Ｈ）と、繰返してデータが表われる最後の領域の先頭
（１Ｅ０００Ｈ）に、夫々異なるデータＡ，Ｂを書き込
む（Ｓ１５→Ｓ１６）。 （４）書き込んだアドレスのデータを読んで比較する。 （５）即ち２ケ所から読んだデータが同じであれば（Ｓ
１７〜Ｓ１９，分岐Ｙ）、またはアドレス（２０００
Ｈ）から読出されたデータが、ステップＳ１６であとか
ら書き込んだ方のデータＢと一致すれば、実装されてい
るメモリの容量は、６４Ｋビットのメモリである（Ｓ２
０）。
Ｈ）と、繰返してデータが表われる最後の領域の先頭
（１Ｅ０００Ｈ）に、夫々異なるデータＡ，Ｂを書き込
む（Ｓ１５→Ｓ１６）。 （４）書き込んだアドレスのデータを読んで比較する。 （５）即ち２ケ所から読んだデータが同じであれば（Ｓ
１７〜Ｓ１９，分岐Ｙ）、またはアドレス（２０００
Ｈ）から読出されたデータが、ステップＳ１６であとか
ら書き込んだ方のデータＢと一致すれば、実装されてい
るメモリの容量は、６４Ｋビットのメモリである（Ｓ２
０）。
【００２１】（６）他方、２ケ所から読んだデータが異
なっていれば（Ｓ１９，分岐Ｎ）、またはアドレス（２
０００Ｈ）から読出されたデータがステップＳ１５で書
き込んだデータＡと一致すれば、実装されているのは１
Ｍビットのメモリである（Ｓ２１）。図７は実装され
た、読出専用メモリが１Ｍビットのメモリか、２５６Ｋ
ビットのメモリかを判定する手順を示すフローチャート
である。なおＳ３１〜３７の符号は同図中のステップを
示す。この場合のメモリマップは、図１と同じである。
なっていれば（Ｓ１９，分岐Ｎ）、またはアドレス（２
０００Ｈ）から読出されたデータがステップＳ１５で書
き込んだデータＡと一致すれば、実装されているのは１
Ｍビットのメモリである（Ｓ２１）。図７は実装され
た、読出専用メモリが１Ｍビットのメモリか、２５６Ｋ
ビットのメモリかを判定する手順を示すフローチャート
である。なおＳ３１〜３７の符号は同図中のステップを
示す。この場合のメモリマップは、図１と同じである。
【００２２】図７を説明すると、読出専用メモリのアド
レスの先頭（０Ｈ）と、繰返してデータが表われる最後
の領域の先頭（１８０００Ｈ）から一定量（ｎバイ
ト）のデータを読み出して比較する（Ｓ３１〜Ｓ３
３）。ここで両方のアドレスから読み出した一定量のデ
ータが、互いに全て一致すれば（Ｓ３４，分岐Ｙ）、２
５６Ｋビットのメモリであり（Ｓ３５）、一致しなけれ
ば（Ｓ３４，分岐Ｎ）、１Ｍビットのメモリと判定する
（Ｓ３６）。
レスの先頭（０Ｈ）と、繰返してデータが表われる最後
の領域の先頭（１８０００Ｈ）から一定量（ｎバイ
ト）のデータを読み出して比較する（Ｓ３１〜Ｓ３
３）。ここで両方のアドレスから読み出した一定量のデ
ータが、互いに全て一致すれば（Ｓ３４，分岐Ｙ）、２
５６Ｋビットのメモリであり（Ｓ３５）、一致しなけれ
ば（Ｓ３４，分岐Ｎ）、１Ｍビットのメモリと判定する
（Ｓ３６）。
【００２３】
【発明の効果】本発明によれば、パッケージのピン配置
に上位互換性がある複数のメモリの何れも同一箇所に装
着できるプリント基板に実装されたメモリの異なる所定
のアドレスに書き込んだデータを読出して相互に又は読
込前のデータと比較してその一致，不一致から当該実装
メモリの容量を認識する処理を、このプリント基板上の
ＣＰＵを介しプログラムにより行わせ、さらにこの認識
したメモリ容量を必要に応じ外部バスによりアクセスで
きるレジスタ又は２ポートメモリに書込ませるようにし
たので、メモリの容量によって、実行するプログラムが
異なる場合等で、プログラムによりメモリ容量を認識す
ることで、メモリ容量変更時のプログラム変更が不要と
なり、また、スイッチや切替板が不要となるため、誤設
定も防止できる。さらにプログラムにより認識したメモ
リ容量を、バスインターフェースのレジスタ又は２ポー
トメモリに書込むことにより、外部の装置が、本装置の
メモリ容量を知ることが可能となり、外部装置がこのメ
モリ容量の範囲内でアクセスすることによって、そのア
クセスが異常終了することを防ぐことができる。
に上位互換性がある複数のメモリの何れも同一箇所に装
着できるプリント基板に実装されたメモリの異なる所定
のアドレスに書き込んだデータを読出して相互に又は読
込前のデータと比較してその一致，不一致から当該実装
メモリの容量を認識する処理を、このプリント基板上の
ＣＰＵを介しプログラムにより行わせ、さらにこの認識
したメモリ容量を必要に応じ外部バスによりアクセスで
きるレジスタ又は２ポートメモリに書込ませるようにし
たので、メモリの容量によって、実行するプログラムが
異なる場合等で、プログラムによりメモリ容量を認識す
ることで、メモリ容量変更時のプログラム変更が不要と
なり、また、スイッチや切替板が不要となるため、誤設
定も防止できる。さらにプログラムにより認識したメモ
リ容量を、バスインターフェースのレジスタ又は２ポー
トメモリに書込むことにより、外部の装置が、本装置の
メモリ容量を知ることが可能となり、外部装置がこのメ
モリ容量の範囲内でアクセスすることによって、そのア
クセスが異常終了することを防ぐことができる。
【図１】上位互換性を持つメモリのパッケージのピン配
置の説明図
置の説明図
【図２】１Ｍビットのメモリ領域内の２５６Ｋビットメ
モリのマップを示す図
モリのマップを示す図
【図３】本発明の第１の実施例としての１Ｍビットメモ
リと２５６Ｋビットメモリを見分ける手順を示すフロー
チャート
リと２５６Ｋビットメモリを見分ける手順を示すフロー
チャート
【図４】同じく図３の一部変形手順を示すフローチャー
ト
ト
【図５】１Ｍビットのメモリ領域内の６４Ｋビットメモ
リのマップを示す図
リのマップを示す図
【図６】本発明の第２の実施例としての１Ｍビットメモ
リ，２５６Ｋビットメモリ，６４Ｋビットメモリを見分
ける手順を示すフローチャート
リ，２５６Ｋビットメモリ，６４Ｋビットメモリを見分
ける手順を示すフローチャート
【図７】本発明の第３の実施例としての１ＭビットＲＯ
Ｍと２５６ＫビットＲＯＭを見分ける手順を示すフロー
チャート
Ｍと２５６ＫビットＲＯＭを見分ける手順を示すフロー
チャート
Claims (3)
- 【請求項１】パッケージのピン配列に上位互換性があ
り、容量の異なる複数のリード／ライト可能なメモリの
何れの１つをも同一箇所に装着し得るプリント基板に実
装されたリード／ライト可能なメモリの異なる所定のア
ドレスに異なるデータを書込んだのち、前記アドレスの
データを読出してその書変わりの有無を調べ、当該のリ
ード／ライト可能なメモリの容量を認識することを特徴
とするメモリ容量認識方法。 - 【請求項２】パッケージのピン配列に上位互換性があ
り、容量の異なる複数のリード専用メモリの何れの１つ
をも同一箇所に装着し得るプリント基板に実装されたリ
ード専用メモリの異なる所定のアドレスを起点として夫
々所定量のデータを読出し、この異なるアドレスを起点
とする読出しデータの相互の一致の有無を調べ当該のリ
ード専用メモリの容量を認識することを特徴とするメモ
リ容量認識方法。 - 【請求項３】請求項１または請求項２に記載のメモリ容
量認識方法において、前記の認識したメモリ容量を外部
バスよりアクセス可能なレジスタ又は２ポートメモリに
書込むようにしたことを特徴とするメモリ容量認識方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26041292A JPH06110776A (ja) | 1992-09-30 | 1992-09-30 | メモリ容量認識方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26041292A JPH06110776A (ja) | 1992-09-30 | 1992-09-30 | メモリ容量認識方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06110776A true JPH06110776A (ja) | 1994-04-22 |
Family
ID=17347574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26041292A Pending JPH06110776A (ja) | 1992-09-30 | 1992-09-30 | メモリ容量認識方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06110776A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003044306A (ja) * | 2001-07-27 | 2003-02-14 | Sony Corp | 情報処理装置および方法、記録媒体、並びにプログラム |
-
1992
- 1992-09-30 JP JP26041292A patent/JPH06110776A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003044306A (ja) * | 2001-07-27 | 2003-02-14 | Sony Corp | 情報処理装置および方法、記録媒体、並びにプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7529951B2 (en) | Memory subsystem voltage control and method that reprograms a preferred operating voltage | |
| US4982378A (en) | Memory capacity detecting device for memory cards | |
| JPH1027128A (ja) | メモリボード、メモリアクセス方法及びメモリアクセス装置 | |
| US5383161A (en) | IC card with decoder for selective control for memory storage | |
| JPS63206852A (ja) | シングルチツプｌｓｉ | |
| JPH06274710A (ja) | Ｉ／ｏメモリカードおよびその運用方法 | |
| US6639858B2 (en) | Semiconductor memory device having defective memory block | |
| US5333292A (en) | Microcomputer for selectively accessing non-volatile memory and other storage unit in response to allocated address inputs | |
| JPH06110776A (ja) | メモリ容量認識方法 | |
| JPS6055857B2 (ja) | メモリの識別方法 | |
| US5263141A (en) | Microprocessor with an exclusive address terminal for selecting at least one part of a peripheral device | |
| US20070208929A1 (en) | Device information managements systems and methods | |
| US20030081444A1 (en) | Information containing means for memory modules and memory chips | |
| KR100429095B1 (ko) | 집적회로의랜덤액세스메모리및이를테스트하는방법 | |
| US5987534A (en) | Radio selective paging receiver provided with an I/O memory card which can be easily upgraded to include new attributes | |
| JP4083474B2 (ja) | メモリ装置の制御方法およびそのプログラムならびに記録媒体 | |
| CN117573155B (zh) | 产品信息处理方法及芯片 | |
| JPS6019080B2 (ja) | 記憶装置のチェック方法 | |
| JPH09293014A (ja) | メモリの記憶容量の認識方法 | |
| JPH0887896A (ja) | カード状回路ブロック及びその書き込み方法 | |
| CN115168115A (zh) | 一种基于otp模块的数据修复方法、otp控制器以及芯片 | |
| JP3001464B2 (ja) | マイクロプロセッサ装置 | |
| KR100542339B1 (ko) | 메모리 확장장치 | |
| CN111984456A (zh) | 能够验算存储器数据的正确性的系统单芯片 | |
| JPH11296365A (ja) | 電子装置の修正システム |