JP2003044306A - 情報処理装置および方法、記録媒体、並びにプログラム - Google Patents

Abstract

(57)【要約】 【課題】 共通のバージョンアップ用のプログラムを用
い、異なるタイプのRAMが採用されている異なる電子機
器の内蔵プログラムをアップグレードする。 【解決手段】 MPUは、論理アドレス“０１０００００
０ｈ”乃至“０１０ＦＦＦＦＦｈ”、“０１２００００
０ｈ”乃至“０１２ＦＦＦＦＦｈ”、および“０１４０
００００ｈ”乃至“０１４ＦＦＦＦＦｈ”の各領域にそ
れぞれ“ＳＳＳＳＳ”、“ＡＡＡＡＡ”、または“ＢＢ
ＢＢＢ”を書き込む。この後、MPUは、論理アドレス
“０１００００００ｈ”乃至“０１０ＦＦＦＦＦｈ”の
領域を読み出し、“ＳＳＳＳＳ”であれば、第３のタイ
プと判断する。“ＢＢＢＢＢ”であれば、さらに、論理
アドレス“０１２０００００ｈ”乃至“０１２ＦＦＦＦ
Ｆｈ”の領域を読み出し、“ＢＢＢＢＢ”であれば、第
２のタイプと判断する。“ＡＡＡＡＡ”であれば、第２
のタイプと判断する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置およ
び方法、記録媒体、並びにプログラムに関し、例えば、
電子機器に採用されているRAMのタイプを判別する場合
に用いて好適な情報処理装置および方法、記録媒体、並
びにプログラムに関する。

【０００２】

【従来の技術】例えばビデオカメラなどの電子機器で
は、メモリースティック（商標）のような着脱可能な記
録メディア（以下、着脱記録メディアと略記する）に対
してデータを記録したり、再生したりできるものがあ
る。

【０００３】そのような電子機器に対し、バージョンア
ップ用のプログラムが記録されている着脱記録メディア
を電子機器に装着するだけで、内蔵されたROMなどに記
録されているプログラムを自動的にアップグレードさせ
る方法が知られている。

【０００４】

【発明が解決しようとする課題】ところで、プログラム
をアップグレードさせる際には、MPU(Micro ProcessorU
nit)に対して、使用されているRAMのタイプに応じた設
定が必要となるので、従来では、電子機器に採用されて
いるRAMのタイプ毎に、専用のバージョンアップ用のプ
ログラムが用意されていた。しかしながら、使用されて
いるRAMのタイプ毎に専用のプログラムを開発すること
は効率的ではないので、異なるタイプのRAMが採用され
ている異なる電子機器が使用できるようにバージョンア
ップ用のプログラムを共通化することが望まれていた。

【０００５】本発明はこのような状況に鑑みてなされた
ものであり、採用されているRAMのタイプを判別できる
機能をバージョンアップ用のプログラムに持たせること
により、共通のバージョンアップ用のプログラムを用
い、異なるタイプのRAMが採用されている異なる電子機
器の内蔵プログラムをアップグレードすることを目的と
する。

【０００６】

【課題を解決するための手段】本発明の情報処理装置
は、メモリの論理アドレス上の複数の領域に、所定の情
報を記録する記録手段と、メモリの論理アドレス上の複
数の領域に記録されている情報を読み出す読み出し手段
と、読み出し手段によって読み出された複数の情報の組
み合わせに基づき、メモリの種類を判別する判別手段と
を含むことを特徴とする。

【０００７】前記情報処理装置に内蔵されたMPUとメモ
リは、メモリの種類に応じて異なるアドレス線を介して
接続されるようにすることができる。

【０００８】本発明の情報処理方法は、メモリの論理ア
ドレス上の複数の領域に、所定の情報を記録する記録ス
テップと、メモリの論理アドレス上の複数の領域に記録
されている情報を読み出す読み出しステップと、読み出
しステップの処理で読み出された複数の情報の組み合わ
せに基づき、メモリの種類を判別する判別ステップとを
含むことを特徴とする。

【０００９】本発明の記録媒体のプログラムは、メモリ
の論理アドレス上の複数の領域に、所定の情報を記録す
る記録ステップと、メモリの論理アドレス上の複数の領
域に記録されている情報を読み出す読み出しステップ
と、読み出しステップの処理で読み出された複数の情報
の組み合わせに基づき、メモリの種類を判別する判別ス
テップとを含むことを特徴とする。

【００１０】本発明のプログラムは、メモリの論理アド
レス上の複数の領域に、所定の情報を記録する記録ステ
ップと、メモリの論理アドレス上の複数の領域に記録さ
れている情報を読み出す読み出しステップと、読み出し
ステップの処理で読み出された複数の情報の組み合わせ
に基づき、メモリの種類を判別する判別ステップとをコ
ンピュータに実行させることを特徴とする。

【００１１】前記プログラムは、少なくとも自己を含む
複数のプログラムをアップグレードさせるためのプログ
ラムであるようにすることができる。

【００１２】本発明の情報処理装置および方法、並びに
プログラムにおいては、メモリの論理アドレス上の複数
の領域に所定の情報が記録され、メモリの論理アドレス
上の複数の領域に記録されている情報が読み出され、読
み出された複数の情報の組み合わせに基づき、メモリの
種類が判別される。

【００１３】

【発明の実施の形態】本発明を適用したビデオカメラの
構成例について、図１を参照して説明する。このビデオ
カメラは、ROM３に記憶されているプログラムを実行す
ることによってビデオカメラの全体を制御するMPU１を
内蔵している。MPU１には、バス２を介して、各種デー
タやプログラムを記憶するROM３、MPU１によって処理さ
れる各種データやプログラムが一時的に記録されるRAM
４、レンズやCCD(Charge CoupledDevice)などからなる
被写体の画像データを生成する撮像部５、画像データに
所定の画像処理を施すDSP６、および着脱記憶メモリで
あるメモリースティック８に対する各種データやプログ
ラムの読み書きを制御するＩ／Ｆコントローラ７が接続
されている。

【００１４】なお、このビデオカメラに採用されるRAM
４には、３種類のタイプ、すなわち、RAM４−１乃至４
−３が存在しており、採用されているRAM４のタイプに
応じてMPU１に異なる設定がなされている。

【００１５】図２は、ROM３に記録されている各種デー
タやプログラムを示している。機種固有の制御プログラ
ム１１は、このビデオカメラ専用の通常の処理を制御す
るプログラムである。アップグレード処理制御プログラ
ム１２は、ROM３に記録されているプログラム（機種固
有の制御プログラム１１およびアップグレード処理制御
プログラム１２）を、メモリースティック８に記録され
ているバージョンアップ用のプログラムに書き換えるア
ップグレード処理を制御するプログラムであり、採用さ
れているRAM４のタイプに拘わらず、すなわち、異なる
タイプのRAM４が採用されているビデオカメラが共通し
て利用できるものである。

【００１６】なお、アップグレード処理制御プログラム
１２がMPU１によって実行され、アップグレード処理が
行われる際には、図３に示すように、ROM３に記録され
ているアップグレード前の古い機種固有の制御プログラ
ム１１乃至各種データ１３がRAM４にコピーされた後、
メモリースティック８に記録されている新しいプログラ
ムがROM３に書き込まれる。

【００１７】次に、バス２を介するMPU１とRAM４との接
続について、図３乃至図５を参照して説明する。

【００１８】図３は、MPU１のピンと、第１のタイプで
あるRAM４−１のピンとの対応を示している。MPU１のピ
ンＰｍ１乃至Ｐｍ１１は、それぞれアドレス線Ｌ１乃至
Ｌ１１を介して、RAM４−１のピンＰｒ０乃至Ｐｒ１０
に接続されている。MPU１のピンＰｍ１３は、アドレス
線Ｌ１３を介して、RAM４−１のピンＰｒ１１に接続さ
れている。

【００１９】図４は、MPU１のピンと、第２のタイプで
あるRAM４−２のピンとの対応を示している。MPU１のピ
ンＰｍ１乃至Ｐｍ１１は、それぞれアドレス線Ｌ１乃至
Ｌ１１を介して、RAM４−２のピンＰｒ０乃至Ｐｒ１０
に接続されている。MPU１のピンＰｍ１２は、アドレス
線Ｌ１２を介して、RAM４−２のピンＰｒ１１に接続さ
れている。

【００２０】図５は、MPU１のピンと、第３のタイプで
あるRAM４−３のピンとの対応を示している。MPU１のピ
ンＰｍ１乃至Ｐｍ１４は、それぞれアドレス線Ｌ１乃至
Ｌ１４を介して、RAM４−３のピンＰｒ０乃至Ｐｒ１３
に接続されている。

【００２１】次に、MPU１が管理するRAM４の論理アドレ
スと、RAM４の物理アドレスとの対応について、図７乃
至図９を参照して説明するが、その前に、MPU１が管理
するRAM４の論理アドレス（以下、MPU１の論理アドレス
と略記する）と、MPU１のピンＬ１２乃至Ｌ１４との対
応について説明する。

【００２２】以降の説明において１６進数によって表現
されるMPU１の論理アドレスを２進数で記述したもののM
SB(Most Significant Bit)側から１０番目は、アドレス
線Ｌ１４に対応するビットである。MSB側から１１番目
は、アドレス線Ｌ１３に対応するビットである。MSB側
から１２番目は、アドレス線Ｌ１２に対応するビットで
ある。

【００２３】例えば図６（Ａ）に示すような１６進数の
論理アドレス“０１１０００００ｈ”は、２進数によっ
て表示した場合、図６（Ｂ）に示すように、“0000 000
1 0001 0000 0000 0000 0000 0000”となる。いまの場
合、アドレス線Ｌ１４に対応するMSB側から１０番目ビ
ットは“０”であり、アドレス線Ｌ１３に対応するMSB
側から１１番目ビットは“０”であり、アドレス線Ｌ１
２に対応するMSB側から１２番目ビットは“１”であ
る。

【００２４】図７は、MPU１の論理アドレスと、第１の
タイプであるRAM４−１の物理アドレスの対応を示して
いる。上述したように、MPU１のピンＰｍ１乃至Ｐｍ１
１は、それぞれアドレス線Ｌ１乃至Ｌ１１を介して、RA
M４−１のピンＰｒ０乃至Ｐｒ１０に接続されており、M
PU１のピンＰｍ１３は、アドレス線Ｌ１３を介して、RA
M４−１のピンＰｒ１１に接続されている。この場合、R
AM４−１の物理アドレスは、アドレス線Ｌ１３に対応す
る論理アドレスのMSB側から１１番目のビットだけに影
響を受けることになる。

【００２５】すなわち、MPU１の論理アドレス“０１０
０００００ｈ”乃至“０１０ＦＦＦＦＦｈ”の領域Ｍ０
に対するデータなどの読み書きは、論理アドレスのMSB
側から１１番目のビットが“０”であるので、RAM４−
１の物理アドレス“００００００ｈ”乃至“０ＦＦＦＦ
Ｆｈ”の領域Ｒ０に反映される。MPU１の論理アドレス
“０１１０００００ｈ”乃至“０１１ＦＦＦＦＦｈ”の
領域Ｍ１に対するデータなどの読み書きは、論理アドレ
スのMSB側から１１番目のビットが“０”であるので、R
AM４−１の物理アドレス“００００００ｈ”乃至“０Ｆ
ＦＦＦＦｈ”の領域Ｒ０に反映される。

【００２６】MPU１の論理アドレス“０１２０００００
ｈ”乃至“０１２ＦＦＦＦＦｈ”の領域Ｍ２に対するデ
ータなどの読み書きは、論理アドレスのMSB側から１１
番目のビットが“１”であるので、RAM４−１の物理ア
ドレス“１０００００ｈ”乃至“１ＦＦＦＦＦｈ”の領
域Ｒ１に反映される。MPU１の論理アドレス“０１３０
００００ｈ”乃至“０１３ＦＦＦＦＦｈ”の領域Ｍ３に
対するデータなどの読み書きは、論理アドレスのMSB側
から１１番目のビットが“１”であるので、RAM４−１
の物理アドレス“１０００００ｈ”乃至“１ＦＦＦＦＦ
ｈ”の領域Ｒ１に反映される。

【００２７】MPU１の論理アドレス“０１４０００００
ｈ”乃至“０１４ＦＦＦＦＦｈ”の領域Ｍ４に対するデ
ータなどの読み書きは、論理アドレスのMSB側から１１
番目のビットが“０”であるので、RAM４−１の物理ア
ドレス“００００００ｈ”乃至“０ＦＦＦＦＦｈ”の領
域Ｒ０に反映される。MPU１の論理アドレス“０１５０
００００ｈ”乃至“０１５ＦＦＦＦＦｈ”の領域Ｍ５に
対するデータなどの読み書きは、論理アドレスのMSB側
から１１番目のビットが“０”であるので、RAM４−１
の物理アドレス“００００００ｈ”乃至“０ＦＦＦＦＦ
ｈ”の領域Ｒ０に反映される。

【００２８】図８は、MPU１の論理アドレスと、第２の
タイプであるRAM４−２の物理アドレスの対応を示して
いる。上述したように、MPU１のピンＰｍ１乃至Ｐｍ１
１は、それぞれアドレス線Ｌ１乃至Ｌ１１を介して、RA
M４−１のピンＰｒ０乃至Ｐｒ１０に接続されており、M
PU１のピンＰｍ１２は、アドレス線Ｌ１２を介して、RA
M４−１のピンＰｒ１１に接続されている。この場合、R
AM４−２の物理アドレスは、アドレス線Ｌ１２に対応す
る論理アドレスのMSB側から１２番目のビットだけに影
響を受けることになる。

【００２９】すなわち、MPU１の論理アドレス“０１０
０００００ｈ”乃至“０１０ＦＦＦＦＦｈ”の領域Ｍ０
に対するデータなどの読み書きは、論理アドレスのMSB
側から１２番目のビットが“０”であるので、RAM４−
１の物理アドレス“００００００ｈ”乃至“０ＦＦＦＦ
Ｆｈ”の領域Ｒ０に反映される。MPU１の論理アドレス
“０１１０００００ｈ”乃至“０１１ＦＦＦＦＦｈ”の
領域Ｍ１に対するデータなどの読み書きは、論理アドレ
スのMSB側から１２番目のビットが“１”であるので、R
AM４−１の物理アドレス“１０００００ｈ”乃至“１Ｆ
ＦＦＦＦｈ”の領域Ｒ１に反映される。

【００３０】MPU１の論理アドレス“０１２０００００
ｈ”乃至“０１２ＦＦＦＦＦｈ”の領域Ｍ２に対するデ
ータなどの読み書きは、論理アドレスのMSB側から１２
番目のビットが“０”であるので、RAM４−１の物理ア
ドレス“００００００ｈ”乃至“０ＦＦＦＦＦｈ”の領
域Ｒ０に反映される。MPU１の論理アドレス“０１３０
００００ｈ”乃至“０１３ＦＦＦＦＦｈ”の領域Ｍ３に
対するデータなどの読み書きは、論理アドレスのMSB側
から１２番目のビットが“１”であるので、RAM４−１
の物理アドレス“１０００００ｈ”乃至“１ＦＦＦＦＦ
ｈ”の領域Ｒ１に反映される。

【００３１】MPU１の論理アドレス“０１４０００００
ｈ”乃至“０１４ＦＦＦＦＦｈ”の領域Ｍ４に対するデ
ータなどの読み書きは、論理アドレスのMSB側から１２
番目のビットが“０”であるので、RAM４−１の物理ア
ドレス“００００００ｈ”乃至“０ＦＦＦＦＦｈ”の領
域Ｒ０に反映される。MPU１の論理アドレス“０１５０
００００ｈ”乃至“０１５ＦＦＦＦＦｈ”の領域Ｍ５に
対するデータなどの読み書きは、論理アドレスのMSB側
から１２番目のビットが“１”であるので、RAM４−１
の物理アドレス“１０００００ｈ”乃至“１ＦＦＦＦＦ
ｈ”の領域Ｒ１に反映される。

【００３２】図９は、MPU１の論理アドレスと、第３の
タイプであるRAM４−３の物理アドレスの対応を示して
いる。上述したように、MPU１のピンＰｍ１乃至Ｐｍ１
４は、それぞれアドレス線Ｌ１乃至Ｌ１４を介して、RA
M４−３のピンＰｒ０乃至Ｐｒ１３に接続されている。
この場合、RAM４−３の物理アドレスは、アドレス線Ｌ
１２乃至Ｌ１４に対応する論理アドレスのMSB側から１
０乃至１２番目のビットに影響を受けることになる。

【００３３】すなわち、MPU１の論理アドレス“０１０
０００００ｈ”乃至“０１０ＦＦＦＦＦｈ”の領域Ｍ０
に対するデータなどの読み書きは、論理アドレスのMSB
側から１０乃至１２番目のビットが“０００”であるの
で、RAM４−１の物理アドレス“００００００ｈ”乃至
“０ＦＦＦＦＦｈ”の領域Ｒ０に反映される。MPU１の
論理アドレス“０１１０００００ｈ”乃至“０１１ＦＦ
ＦＦＦｈ”の領域Ｍ１に対するデータなどの読み書き
は、論理アドレスのMSB側から１０乃至１２番目のビッ
トが“００１”であるので、RAM４−１の物理アドレス
“１０００００ｈ”乃至“１ＦＦＦＦＦｈ”の領域Ｒ１
に反映される。MPU１の論理アドレス“０１２００００
０ｈ”乃至“０１２ＦＦＦＦＦｈ”の領域Ｍ２に対する
データなどの読み書きは、論理アドレスのMSB側から１
０乃至１２番目のビットが“０１０”であるので、RAM
４−１の物理アドレス“２０００００ｈ”乃至“２ＦＦ
ＦＦＦｈ”の領域Ｒ２に反映される。

【００３４】MPU１の論理アドレス“０１３０００００
ｈ”乃至“０１３ＦＦＦＦＦｈ”の領域Ｍ３に対するデ
ータなどの読み書きは、論理アドレスのMSB側から１０
乃至１２番目のビットが“０１１”であるので、RAM４
−１の物理アドレス“３０００００ｈ”乃至“３ＦＦＦ
ＦＦｈ”の領域Ｒ３に反映される。MPU１の論理アドレ
ス“０１４０００００ｈ”乃至“０１４ＦＦＦＦＦｈ”
の領域Ｍ４に対するデータなどの読み書きは、論理アド
レスのMSB側から１０乃至１２番目のビットが“１０
０”であるので、RAM４−１の物理アドレス“４０００
００ｈ”乃至“４ＦＦＦＦＦｈ”の領域Ｒ４に反映され
る。MPU１の論理アドレス“０１５０００００ｈ”乃至
“０１５ＦＦＦＦＦｈ”の領域Ｍ５に対するデータなど
の読み書きは、論理アドレスのMSB側から１０乃至１２
番目のビットが“１０１”であるので、RAM４−１の物
理アドレス“４０００００ｈ”乃至“４ＦＦＦＦＦｈ”
の領域Ｒ５に反映される。

【００３５】次に、MPU１がアップグレード処理制御プ
ログラム１２を実行することによって行われるアップグ
レード処理に含まれるメモリ判別処理（採用されている
RAM４のタイプを判別する処理）について、図１０のフ
ローチャートを参照して説明する。

【００３６】ステップＳ１において、MPU１は、図１１
に示すように、MPU１の論理アドレス“０１０００００
０ｈ”乃至“０１０ＦＦＦＦＦｈ”の領域Ｍ０に、文字
列“ＳＳＳＳＳ”を書き込む。この書き込みは、RAM４
の物理アドレスの領域にも反映される。

【００３７】具体的には、RAM４に第１のタイプであるR
AM４−１が採用されている場合、図１２（Ａ）に示すよ
うに、RAM４−１の物理アドレス“００００００ｈ”乃
至“０ＦＦＦＦＦｈ”の領域Ｒ０に文字列“ＳＳＳＳ
Ｓ”が記録される。RAM４に第２のタイプであるRAM４−
２が採用されている場合も同様に、図１２（Ｂ）に示す
ように、RAM４−２の物理アドレス“００００００ｈ”
乃至“０ＦＦＦＦＦｈ”の領域Ｒ０に文字列“ＳＳＳＳ
Ｓ”が記録される。RAM４に第３のタイプであるRAM４−
３が採用されている場合も同様に、図１２（Ｃ）に示す
ように、RAM４−３の物理アドレス“００００００ｈ”
乃至“０ＦＦＦＦＦｈ”の領域Ｒ０に文字列“ＳＳＳＳ
Ｓ”が記録される。

【００３８】ステップＳ２において、MPU１は、図１３
に示すように、MPU１の論理アドレス“０１２００００
０ｈ”乃至“０１２ＦＦＦＦＦｈ”の領域Ｍ２に、文字
列“ＡＡＡＡＡ”を書き込む。この書き込みは、RAM４
の物理アドレスの領域にも反映される。

【００３９】具体的には、RAM４に第１のタイプであるR
AM４−１が採用されている場合、図１４（Ａ）に示すよ
うに、RAM４−１の物理アドレス“１０００００ｈ”乃
至“１ＦＦＦＦＦｈ”の領域Ｒ１に文字列“ＡＡＡＡ
Ａ”が記録される。RAM４に第２のタイプであるRAM４−
２が採用されている場合、図１４（Ｂ）に示すように、
文字列“ＳＳＳＳＳ”が記録されていたRAM４−２の物
理アドレス“００００００ｈ”乃至“０ＦＦＦＦＦｈ”
の領域Ｒ０に、文字列“ＡＡＡＡＡ”が上書きされる。
RAM４に第３のタイプであるRAM４−３が採用されている
場合、図１４（Ｃ）に示すように、RAM４−３の物理ア
ドレス“２０００００ｈ”乃至“２ＦＦＦＦＦｈ”の領
域Ｒ２に文字列“ＡＡＡＡＡ”が記録される。

【００４０】ステップＳ３において、MPU１は、図１５
に示すように、MPU１の論理アドレス“０１４００００
０ｈ”乃至“０１４ＦＦＦＦＦｈ”の領域Ｍ４に、文字
列“ＢＢＢＢＢ”を書き込む。この書き込みは、RAM４
の物理アドレスの領域にも反映される。

【００４１】具体的には、RAM４に第１のタイプであるR
AM４−１が採用されている場合、図１６（Ａ）に示すよ
うに、文字列“ＳＳＳＳＳ”が記録されていたRAM４−
１の物理アドレス“００００００ｈ”乃至“０ＦＦＦＦ
Ｆｈ”の領域Ｒ０に、文字列“ＢＢＢＢＢ”が上書きさ
れる。RAM４に第２のタイプであるRAM４−２が採用され
ている場合、図１６（Ｂ）に示すように、文字列“ＡＡ
ＡＡＡ”が記録されていたRAM４−２の物理アドレス
“００００００ｈ”乃至“０ＦＦＦＦＦｈ”の領域Ｒ０
に、文字列“ＢＢＢＢＢ”が上書きされる。RAM４に第
３のタイプであるRAM４−３が採用されている場合、図
１６（Ｃ）に示すように、RAM４−３の物理アドレス
“４０００００ｈ”乃至“４ＦＦＦＦＦｈ”の領域Ｒ４
に文字列“ＢＢＢＢＢ”が記録される。

【００４２】上述したステップＳ３までの処理により、
RAM４に第１のタイプであるRAM４−１が採用されている
場合、RAM４−１は、図１６（Ａ）に示すように、物理
アドレス“００００００ｈ”乃至“０ＦＦＦＦＦｈ”の
領域Ｒ０に文字列“ＢＢＢＢＢ”が記録された状態とな
り、物理アドレス“１０００００ｈ”乃至“１ＦＦＦＦ
Ｆｈ”の領域Ｒ１に文字列“ＡＡＡＡＡ”が記録された
状態となる。

【００４３】RAM４に第２のタイプであるRAM４−２が採
用されている場合、RAM４−２は、図１６（Ｂ）に示す
ように、物理アドレス“００００００ｈ”乃至“０ＦＦ
ＦＦＦｈ”の領域Ｒ０に文字列“ＢＢＢＢＢ”が記録さ
れた状態となる。

【００４４】RAM４に第３のタイプであるRAM４−３が採
用されている場合、RAM４−３は、図１６（Ｃ）に示す
ように、物理アドレス“００００００ｈ”乃至“０ＦＦ
ＦＦＦｈ”の領域Ｒ０に文字列“ＳＳＳＳＳ”が記録さ
れた状態となり、物理アドレス“２０００００ｈ”乃至
“２ＦＦＦＦＦｈ”の領域Ｒ２に文字列“ＡＡＡＡＡ”
が記録された状態となり、物理アドレス“４０００００
ｈ”乃至“４ＦＦＦＦＦｈ”の領域Ｒ４に文字列“ＢＢ
ＢＢＢ”が記録された状態となる。

【００４５】ステップＳ４において、MPU１は、MPU１の
論理アドレス“０１００００００ｈ”乃至“０１０ＦＦ
ＦＦＦｈ”の領域Ｍ１に記録されている文字列を読み出
す。

【００４６】このとき、RAM４に第１のタイプであるRAM
４−１が採用されているならば、図１７（Ａ）に示すよ
うに、MPU１の論理アドレス“０１００００００ｈ”乃
至“０１０ＦＦＦＦＦｈ”の領域Ｍ１に対応するRAM４
−１の物理アドレス“００００００ｈ”乃至“０ＦＦＦ
ＦＦｈ”の領域Ｒ０に記録されている文字列“ＢＢＢＢ
Ｂ”が読み出される。

【００４７】RAM４に第２のタイプであるRAM４−２が採
用されているならば、図１７（Ｂ）に示すように、MPU
１の論理アドレス“０１００００００ｈ”乃至“０１０
ＦＦＦＦＦｈ”の領域Ｍ１に対応するRAM４−２の物理
アドレス“００００００ｈ”乃至“０ＦＦＦＦＦｈ”の
領域Ｒ０に記録されている文字列“ＢＢＢＢＢ”が読み
出される。

【００４８】RAM４に第３のタイプであるRAM４−２が採
用されているならば、図１７（Ｃ）に示すように、MPU
１の論理アドレス“０１００００００ｈ”乃至“０１０
ＦＦＦＦＦｈ”の領域Ｍ１に対応するRAM４−３の物理
アドレス“００００００ｈ”乃至“０ＦＦＦＦＦｈ”の
領域Ｒ０に記録されている文字列“ＳＳＳＳＳ”が読み
出される。

【００４９】図１０に戻り、ステップＳ５において、MP
U１は、ステップＳ４で読み出した文字列が“ＢＢＢＢ
Ｂ”であるか否かを判定する。読み出した文字列が“Ｂ
ＢＢＢＢ”であると判定された場合、処理はステップＳ
６に進む。

【００５０】ステップＳ６において、MPU１は、MPU１の
論理アドレス“０１２０００００ｈ”乃至“０１２ＦＦ
ＦＦＦｈ”の領域Ｍ２に記録されている文字列を読み出
す。

【００５１】このとき、RAM４に第１のタイプであるRAM
４−１が採用されているならば、図１７（Ａ）に示すよ
うに、MPU１の論理アドレス“０１２０００００ｈ”乃
至“０１２ＦＦＦＦＦｈ”の領域Ｍ２に対応するRAM４
−１の物理アドレス“１０００００ｈ”乃至“１ＦＦＦ
ＦＦｈ”の領域Ｒ１に記録されている文字列“ＡＡＡＡ
Ａ”が読み出される。

【００５２】RAM４に第２のタイプであるRAM４−２が採
用されているならば、図１７（Ｂ）に示すように、MPU
１の論理アドレス“０１２０００００ｈ”乃至“０１２
ＦＦＦＦＦｈ”の領域Ｍ２に対応するRAM４−２の物理
アドレス“００００００ｈ”乃至“０ＦＦＦＦＦｈ”の
領域Ｒ０に記録されている文字列“ＢＢＢＢＢ”が読み
出される。

【００５３】RAM４に第３のタイプであるRAM４−２が採
用されているならば、図１７（Ｃ）に示すように、MPU
１の論理アドレス“０１２０００００ｈ”乃至“０１２
ＦＦＦＦＦｈ”の領域Ｍ２に対応するRAM４−３の物理
アドレス“２０００００ｈ”乃至“２ＦＦＦＦＦｈ”の
領域Ｒ２に記録されている文字列“ＳＳＳＳＳ”が読み
出される。

【００５４】図１０に戻り、ステップＳ７において、MP
U１は、ステップＳ６で読み出した文字列が“ＢＢＢＢ
Ｂ”であるか否かを判定する。読み出した文字列が“Ｂ
ＢＢＢＢ”であると判定された場合、処理はステップＳ
８に進む。ステップＳ８において、MPU１は、RAM４には
第２のタイプであるRAM４−２が採用されていると判別
して、このメモリ判別処理を終了する。

【００５５】ステップＳ７において、読み出した文字列
が“ＢＢＢＢＢ”ではないと判定された場合、処理はス
テップＳ９に進む。ステップＳ９において、MPU１は、
ステップＳ６で読み出した文字列が“ＡＡＡＡＡ”であ
るか否かを判定する。読み出した文字列が“ＡＡＡＡ
Ａ”であると判定された場合、処理はステップＳ１０に
進む。ステップＳ１０において、MPU１は、RAM４には第
１のタイプであるRAM４−１が採用されていると判別し
て、このメモリ判別処理を終了する。

【００５６】ステップＳ９において、読み出した文字列
が“ＡＡＡＡＡ”ではないと判定された場合、処理はス
テップＳ１１に進む。ステップＳ１１において、MPU１
は、RAM４は第１乃至第３のタイプのRAM４−１乃至４−
３ではないと判別して、このメモリ判別処理を終了す
る。

【００５７】ステップＳ５において、ステップＳ４で読
み出した文字列が“ＢＢＢＢＢ”ではないと判定された
場合、処理はステップＳ１２に進む。ステップＳ１２に
おいて、MPU１は、ステップＳ６で読み出した文字列が
“ＳＳＳＳＳ”であるか否かを判定する。読み出した文
字列が“ＳＳＳＳＳ”であると判定された場合、処理は
ステップＳ１３に進む。ステップＳ１３において、MPU
１は、RAM４には第３のタイプであるRAM４−３が採用さ
れていると判別して、このメモリ判別処理を終了する。

【００５８】なお、ステップＳ１２において、読み出し
た文字列が“ＳＳＳＳＳ”ではないと判定された場合に
も、処理はステップＳ１１に進み、RAM４は第１乃至第
３のタイプのRAM４−１乃至４−３ではないと判別され
て、このメモリ判別処理は終了される。メモリ判別処理
の説明を終了する。

【００５９】以上説明したように、アップグレード処理
制御プログラム１２によるメモリ判別処理によれば、RA
M４のタイプを判別することが可能となるので、採用さ
れているRAM４のタイプが異なるビデオカメラでアップ
グレード処理制御プログラム１２を共用することがで
き、また、MPU１をRAM４のタイプに応じて設定すること
ができる。

【００６０】なお、本実施の形態には、RAM４の３種類
のタイプを判別する場合を示したが、本発明は、３種類
以上のRAM４のタイプを判別する場合に応用することが
可能である。

【００６１】また、本発明は、ビデオカメラに限らず、
他の電子機器に適用することが可能である。

【００６２】

【発明の効果】以上のように、本発明の情報処理装置お
よび方法、並びにプログラムによれば、メモリの論理ア
ドレス上の複数の領域に所定の情報を記録し、メモリの
論理アドレス上の複数の領域に記録されている情報を読
み出し、読み出した複数の情報の組み合わせに基づいて
メモリの種類を判別するようにしたので、異なるタイプ
のRAMが採用されている異なる電子機器の内蔵プログラ
ムをアップグレードすることが可能となる。

【図面の簡単な説明】

【図１】本発明を適用したビデオカメラの構成例を示す
ブロック図である。

【図２】ROM３に記憶されているプログラムなどを示す
図である。

【図３】MPU１と第１のタイプであるRAM４−１の接続を
示す図である。

【図４】MPU１と第２のタイプであるRAM４−２の接続を
示す図である。

【図５】MPU１と第３のタイプであるRAM４−３の接続を
示す図である。

【図６】MPU１の論理アドレスのアドレス線に対応する
ビットを説明するための図である。

【図７】MPU１の論理アドレスと、第１のタイプであるR
AM４−１の物理アドレスとの対応を示す図である。

【図８】MPU１の論理アドレスと、第２のタイプであるR
AM４−２の物理アドレスとの対応を示す図である。

【図９】MPU１の論理アドレスと、第３のタイプであるR
AM４−３の物理アドレスとの対応を示す図である。

【図１０】メモリ判別処理を説明するフローチャートで
ある。

【図１１】メモリ判別処理を説明するための図である。

【図１２】メモリ判別処理を説明するための図である。

【図１３】メモリ判別処理を説明するための図である。

【図１４】メモリ判別処理を説明するための図である。

【図１５】メモリ判別処理を説明するための図である。

【図１６】メモリ判別処理を説明するための図である。

【図１７】メモリ判別処理を説明するための図である。

【符号の説明】

１ MPU， ３ ROM， ４ RAM， ８ メモリーステ
ィック， １２ アップグレード処理制御プログラム

Claims (6)

【特許請求の範囲】
1. 【請求項１】 内蔵されたメモリの種類を判別する情報
   処理装置において、 前記メモリの論理アドレス上の複数の領域に、所定の情
   報を記録する記録手段と、 前記メモリの前記論理アドレス上の複数の前記領域に記
   録されている情報を読み出す読み出し手段と、 前記読み出し手段によって読み出された複数の前記情報
   の組み合わせに基づき、前記メモリの種類を判別する判
   別手段とを含むことを特徴とする情報処理装置。
2. 【請求項２】 前記情報処理装置に内蔵されたMPUと前
   記メモリは、前記メモリの種類に応じて異なるアドレス
   線を介して接続されることを特徴とする請求項１に記載
   の情報処理装置。
3. 【請求項３】 内蔵されたメモリの種類を判別する情報
   処理装置の情報処理方法において、 前記メモリの論理アドレス上の複数の領域に、所定の情
   報を記録する記録ステップと、 前記メモリの前記論理アドレス上の複数の前記領域に記
   録されている情報を読み出す読み出しステップと、 前記読み出しステップの処理で読み出された複数の前記
   情報の組み合わせに基づき、前記メモリの種類を判別す
   る判別ステップとを含むことを特徴とする情報処理方
   法。
4. 【請求項４】 電子機器に内蔵されたメモリの種類を判
   別するプログラムであって、 前記メモリの論理アドレス上の複数の領域に、所定の情
   報を記録する記録ステップと、 前記メモリの前記論理アドレス上の複数の前記領域に記
   録されている情報を読み出す読み出しステップと、 前記読み出しステップの処理で読み出された複数の前記
   情報の組み合わせに基づき、前記メモリの種類を判別す
   る判別ステップとを含むことを特徴とするコンピュータ
   が読み取り可能なプログラムが記録されている記録媒
   体。
5. 【請求項５】 電子機器に内蔵されたメモリの種類を判
   別するコンピュータに、 前記メモリの論理アドレス上の複数の領域に、所定の情
   報を記録する記録ステップと、 前記メモリの前記論理アドレス上の複数の前記領域に記
   録されている情報を読み出す読み出しステップと、 前記読み出しステップの処理で読み出された複数の前記
   情報の組み合わせに基づき、前記メモリの種類を判別す
   る判別ステップとを実行させるプログラム。
6. 【請求項６】 前記プログラムは、少なくとも自己を含
   む複数のプログラムをアップグレードさせるためのプロ
   グラムであることを特徴とする請求項５に記載のプログ
   ラム。