JP3701045B2 - 処理ユニット、および処理ユニット内にメモリアクセスサイクルを発生する方法 - Google Patents
処理ユニット、および処理ユニット内にメモリアクセスサイクルを発生する方法 Download PDFInfo
- Publication number
- JP3701045B2 JP3701045B2 JP12235095A JP12235095A JP3701045B2 JP 3701045 B2 JP3701045 B2 JP 3701045B2 JP 12235095 A JP12235095 A JP 12235095A JP 12235095 A JP12235095 A JP 12235095A JP 3701045 B2 JP3701045 B2 JP 3701045B2
- Authority
- JP
- Japan
- Prior art keywords
- byte
- memory
- misaligned
- signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 8
- 238000012546 transfer Methods 0.000 claims description 10
- 230000003068 static effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3816—Instruction alignment, e.g. cache line crossing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System (AREA)
- Debugging And Monitoring (AREA)
- Executing Machine-Instructions (AREA)
- Image Input (AREA)
Description
【発明の分野】
この発明は、コンピュータシステムに関し、より特定的には、コンピュータシステム内で用いられるメモリアドレッシング機構および技術に関する。
【0002】
【関連技術の説明】
特に一般的なモデル80486マイクロプロセッサに基づくコンピュータシステムは、バイトごとにメモリアクセスを可能にする。80486に基づくシステム内では、1バイトのデータは8ビットを含む。モデル80486のデータバスは、32ビットの幅を有するので、一度に合計4バイトのデータを転送することが可能である。データバスに同時に転送可能な4バイトのデータの所与の組合せは、「倍長語」と呼ばれる。マイクロプロセッサからの1組のアドレス信号は、特定のバスサイクルの間に参照されている倍長語を選択するために用いられ、4バイトのイネーブル信号は、そのサイクルの間に有効であるアドレス指定された倍長語の特定のバイトを示すために与えられる。
【0003】
図1は、典型的なモデル80486に基づくコンピュータシステム100の部分のブロック図を図示する。図1のコンピュータシステム100は、マイクロプロセッサ(CPU)104およびシステムメモリ106に結合されたメモリ制御器102を含む。マイクロプロセッサ104は、予め定められた命令セットを実現する実行コア110と、LA[31:2]と表記されるローカルバスアドレス信号およびバイトイネーブル信号BE[3:0]の発生を制御するバスコントロールユニット112とを含む。
【0004】
システムメモリ106は、スタティックRAMまたはダイナミックRAMメモリサブシステムを例示する。メモリ制御ユニット102は、マイクロプロセッサ104とシステムメモリ106との間のデータ、アドレス、および制御信号の転送を統制する。
【0005】
内部的には、マイクロプロセッサ104の実行コア110は、メモリアクセスサイクルの間にバイトごとのメモリ位置を特定するアドレス信号A[31:0]を発生する。実行コア110は、1バイトのメモリバスサイクル、2バイトのメモリバスサイクル、または4バイトのメモリバスサイクルを発生することができるので、実行コア110は、さらに所与のサイクルの実行の間にアクセスされるべきバイトの数を示す、MEMSIZE[1:0]と表記されるメモリサイズ信号も発生する。内部メモリアクセスサイクルに応答して、バスコントロールユニット112は、ローカルバスアドレス信号LA[31:2]の発生を制御し、アクセスされている特定の倍長語を特定する。バスコントロールユニット112はさらに、2つの下位アドレス信号A[1:0]およびMEMSIZE[1:0]信号をデコードし、適切なバイトイネーブル信号BE[3:0]を発生する。バイトイネーブル信号BE[3:0]は、特定のメモリサイクルの間にイネーブルされる、特定のアドレス指定された倍長語内のバイトを特定する。メモリ制御ユニット102はこれに対応して、オペレーションの間にローカルバスアドレス信号LA[31:2]およびバイトイネーブル信号BE[3:0]を監視し、メモリバスに適切なアドレス制御信号を発生し、システムメモリ106をアクセスする。
【0006】
図1のコンピュータシステムでは、「誤整列メモリアクセス」をもたらす、実行コア110による内部メモリ参照の発生は、コントロールユニット112による2つの外部メモリサイクルを必要とする。誤整列メモリアクセスが存在するのは、特定のシステムのメモリマッピングにより規定されるように、異なる連続的な倍長語の選択されたバイトの転送を必要とする実行コア110によりメモリサイクルが発生された場合である。2つの外部メモリサイクルが、誤整列メモリアドレスに関する命令を実行するのに必要とされるのは、バスコントロールユニット112により発生されるアドレス信号LA[31:2]が、一度に1倍長語しか特定できず、バイトイネーブル信号が、アドレス指定された倍長語の特定のバイトを特定するからである。たとえば、実行コア110が、バイトアドレス位置003:H(すなわちA[31:0]=003:H)から始まる4バイトのデータを書込む命令を受取った場合を考えてみる。図2は、そのようなサイクルの実行の間にバスコントロールユニット112により発生される外部ローカルバスサイクルを図示する。図3は、システムメモリ106内の倍長語の明らかな区切りを(各々の構成バイトとともに)図示する例示的なメモリマップである。各倍長語がローカルバスアドレス信号LA[31:2]に従って区切られることが注目される。すなわち、ローカルバスアドレス信号LA[31:2]は、システムメモリ106の特定の倍長語位置を特定する。図3のメモリマップの各行は、別個の倍長語位置を表わし、各倍長語の別個のバイトを表わす4つのセクションに分けられる。各バイト位置が、内部アドレス信号A[31:0]により間接的に特定されるが、ローカルバスアドレス信号LA[31:2]により個別に特定されることができない(すなわち、倍長語LA[31:2]=000:Hのバイト3がバイトアドレス位置A[31:0]=003:Hに対応する)ことが注目される。
【0007】
図2および図3に図示されるように、アドレス位置A[31:0]=003:Hから始まる4バイトのデータ(バイト「A」、「B」、「C」および「D」と表記される)の書込に関する要求されたオペレーションを行なうために、バスコントロールユニット112は、第1のバスサイクル202の間に001:Hの値でローカルバスアドレス信号LA[31:2]を駆動する。バスコントロールユニット112は、1000:bの値でバイトイネーブル信号BE[3:0]を同時に駆動し、かつ適切な制御信号をアサートし、メモリ書込サイクルを行なう。バスコントロールユニット112は、3バイトのデータ(バイト「B」、バイト「C」、およびバイト「D」)がデータ線D[23:0]で適切に駆動されることをさらに引き起こす。それによりデータは、アドレス指定された倍長語の3つの下位バイト位置(すなわちLA[31:2]=001:H)に書込まれる。その後のバスサイクル204の間に、バスコントロールユニット112は、000:Hの値でローカルバスアドレス線LA[31:2]を駆動し、0111:bの値でバイトイネーブル信号BE[3:0]を同時に駆動する。このサイクル時、バイトAは、バスコントロールユニット112によりデータ線[24:31]で駆動され、かつ倍長語の最上位バイト位置LA[31:2]=000:Hに書込まれる。こうして図3に図示されるように、倍長語アドレス位置の3つの下位バイト001:Hは、第1のメモリサイクルの間に有効データで書込まれ、倍長語アドレス位置の最上位バイト000:Hは、第2のメモリサイクルの間に有効データで書込まれる。その結果、4バイトのデータ「A」、「B」、「C」、および「D」は、バイトアドレス位置A[31:0]=003Hから始まり、システムメモリ106に最後には書込まれる。
【0008】
不幸にも、誤整列バイト境界へのメモリアクセスが起こるときに2つのメモリサイクルを実行する要件は、命令を完了するのに必要な時間を増大し、かつローカルバスの帯域幅を減少する。その結果、コンピュータシステムの全性能が劣化するかもしれない。
【0009】
【発明の概要】
上で概略を述べた問題は、この発明に従うプログラマブルバイト整列機構を有するプロセッサにより、大部分は解決される。1つの実施例では、バイトごとのデータを特定するアドレス信号を発生し、かつアドレス指定されたバイトに対しイネーブルされたバイトを特定する1組のバイトイネーブル信号をさらに発生する処理ユニットが与えられる。バイトイネーブル信号およびアドレス信号の両方は、メモリ制御ユニットに与えられる。それにより処理ユニットは、可変な数のイネーブルされたバイトをなおも特定しながら、誤整列メモリアドレスへの1つのメモリアクセスを発生し得る。処理ユニットに与えられる制御入力は、処理ユニットのバスコントロールユニットが、誤整列アドレスへの1サイクルのメモリアクセスまたは誤整列アドレスへの2サイクルのメモリアクセスを発生するかどうかを制御する。スタティックRAMへのメモリアクセスについては、メモリ制御ユニットは、処理ユニットが誤整列アドレスへの2サイクルのアクセスを発生するように、制御信号をディアサートし得る。一方ダイナミックRAMへのメモリアクセスについては、メモリ制御ユニットは、ページ境界に出会わない限り、処理ユニットが誤整列アドレスへの1サイクルのアクセスを発生するように、制御信号をアサートし得る。処理ユニットは有利には、誤整列アドレスへの1サイクルのアクセスを可能にし、それによりシステムの性能を向上し、かつ既存のメモリシステムとの広い互換性をさらにサポートする。
【0010】
概して、この発明は、予め定められた命令セットを実行することができる実行コアと、実行コアに結合されたバスコントロールユニットとを含む処理ユニットを企図し、バスコントロールユニットは、アドレス信号、バイトイネーブル信号、およびメモリ制御ユニットを制御する少なくとも1つの制御信号を発生することができる。コントロールユニットは、誤整列バイトサポート信号を受け、アドレス信号は、誤整列バイトサポート信号がディアサートされると倍長語アドレスを特定し、かつアドレス信号は、誤整列バイトサポート信号がアサートされるとバイトアドレスを特定する。バスコントロールユニットはさらに、誤整列バイトサポート信号がアサートされると、誤整列倍長語アドレスへの1サイクルのアクセスを実行することができる。
【0011】
この発明は、予め定められた命令セットを実行することができる実行コアと、実行コアに結合されたバスコントロールユニットとを含む処理ユニットをさらに企図する。バスコントロールユニットは、アドレス信号、バイトイネーブル信号、およびメモリ制御ユニットを制御する少なくとも1つの制御信号を発生することができる。アドレス信号の値は、個別のバイト位置を選択的に識別し、バイトイネーブル信号は、指定されたメモリサイクルの間にイネーブルされる個別のバイト位置に対し有効なバイトの数を示す。
【0012】
この発明は最後には、要求されたメモリ転送のバイトアドレスを決定するステップと、メモリ転送に関するバイトの数を決定するステップと、誤整列バイトサポート信号を検出するステップとを含む、処理ユニット内にメモリアクセスサイクルを発生する方法を企図する。この方法は、誤整列バイトサポート信号がディアサートされると、誤整列倍長語アドレスへの2サイクルのアクセスを実行するステップをさらに含み、誤整列バイトサポート信号がアサートされると、誤整列倍長語アドレスへの1サイクルのアクセスを実行するステップをさらに含む。
【0013】
この発明の他の目的および利点は、以下の詳細な説明を読みかつ添付の図面を参照すると明らかになるであろう。
【0014】
この発明には様々な変形例および代替の形態が可能であるが、その特定の実施例を一例として図面に示しかつここに詳細に説明する。しかしながら、その図面および詳細な説明は、この発明を開示される特定の形態に限定することを意図せず、それどころかその意図するところは、前掲の特許請求の範囲により規定されるこの発明の精神および範囲内にあるすべての変形例、均等物および代替例をカバーすることであると理解されるべきである。
【0015】
【詳細な説明】
次に図4を参照すると、この発明に従うプログラマブルバイト整列機構を有する処理ユニット402を含むコンピュータシステム400のブロック図が示される。図4に図示されるように、メモリ制御ユニット404は、処理ユニット402およびシステムメモリ406に結合される。処理ユニット402は、バスコントロールユニット414に結合された実行コア410を含む。実行コア410は、たとえばモデル80486マイクロプロセッサのコアを例示する。しかしながら、代替の実行コアが与えられ得ることが理解される。
【0016】
図4の実施例では、処理ユニット402は、線430の「誤整列バイトサポート」信号と表記される制御信号によって、2つの異なる動作モードで動作するように構成される。誤整列バイトサポート信号がハイにディアサートされれば、バスコントロールユニット414は、従来のモデル80486のバスコントロールユニットに従って動作する。バスコントロールユニット414自体は、先に述べた従来のプロトコルに従って、ローカルバスアドレス信号LA[31:0]、バイトイネーブル信号BE[3:0]、および制御信号を駆動することにより、誤整列メモリアドレスへのメモリアクセスを別個のメモリサイクルに分析する。これらの別個のメモリサイクルの間に、アドレス信号の2つの下位ビットLA[1:0]は、ローに駆動され、かつメモリ制御ユニット404により本質的に無視される。こうして、この動作モードでは、ローカルバスアドレス信号LA[31:0]は、倍長語位置を特定することだけができ、一方バイトイネーブル信号BE[3:0]は、有効である、アドレス指定された倍長語の特定のバイトを特定する。したがって、誤整列メモリアドレスへのメモリアクセスを達成するために、1対の連続的な倍長語アドレスは、別個のメモリサイクルの間にローカルバスのアドレス線上で駆動されなければならない。
【0017】
線430の誤整列バイトサポート信号がローにアサートされると、バスコントロールユニット414は、上で述べたように、誤整列アドレスに対して、2つの別個のサイクルを発生するのではなく、1つのメモリサイクルを発生する。この動作モードの間に、バスコントロールユニット414は、アクセスされるべき最下位バイトを示す値でローカルバスアドレス信号LA[31:0]の2つの下位アドレスビットを駆動する。バイトイネーブル信号BE[3:0]は、LA[31:0]により特定されるバイトに対し有効であるバイトを示すように、さらに駆動される。
【0018】
たとえば図5を参照すると、実行コア410が、命令に出会い、例示的なアドレスA[31:0]=003:Hから始まる4バイトのデータ(バイト「A」、「B」、「C」、および「D」)を書込む状況のタイミング図が図示される。図6は、コンピュータシステム400の別々にアドレス指定可能なバイト位置を図示するメモリマップである。バスコントロールユニット414は、003:Hの値でアドレス信号LA[31:0]を駆動することにより、サイクルを実行する。これは、転送されるべき倍長語と転送されるべき開始バイトのデータとを示す。バイトイネーブル信号BE[3:0]は、0000:bの値でさらに駆動される。これは、アドレス指定されたバイトから始まる4バイトの連続的なデータが転送に関わることを示す。このデータ(すなわちバイト「A」、「B」、「C」、および「D」)は、次に、バスコントロールユニット414によりデータ線D[31:0]で同時に駆動され、サイクルを完了する。このデータは、メモリ制御ユニット404内にラッチされ、これは対応して、システムメモリ406のアドレス線およびバイトイネーブル線を駆動し、要求された転送を完了する。
【0019】
こうしてアドレス信号LA[31:0]は、単なる倍長語だけとは対照的に、コンピュータシステム400のアドレス指定可能なメモリ内の特定のバイトを指す。バイトイネーブル信号は、アドレス指定されたバイトに対し特定の転送に関わる特定のバイトを示す。誤整列バイトサポート信号のアサーションは、誤整列倍長語アドレスへの1サイクルのアクセスを可能にし、こうして、ローカルバスの帯域幅をより高くし、かつシステムの性能を対応して向上する。
【0020】
誤整列バイトサポート信号は、外部ソースからコンピュータシステム400に与えられ得る。その代わり、メモリ制御ユニット404は、システムメモリ406内に含まれるメモリの型によって、誤整列バイトサポート信号のアサーションを制御するように構成され得る。たとえば、システムメモリ406がダイナミックランダムアクセスメモリからなれば、メモリ制御ユニット404は、誤整列アドレスへの1サイクルのアクセスがバスコントロールユニット414により行なわれるように、誤整列バイトサポート信号をアサートするように、構成され得る。メモリ制御ユニット404が、特定のサイクルの実行の間に新しいDRAMページが開かれなければならないときに2サイクルのアクセスが行なわれるように、ページ境界アドレスの誤整列バイトサポート信号をディアサートするように、さらに構成され得ることが注目される。システムメモリ406がスタティックランダムアクセスメモリからなれば、メモリ制御ユニット404は、誤整列アドレスへの2サイクルのアクセスがバスコントロールユニット414により行なわれるように、誤整列バイトサポート信号をディアサートするように、構成され得るか、または、誤整列バイトサポート信号をアサートするように、かつローカルバスからの1サイクルのアクセスをシステムメモリバスへの2サイクルのアクセスに分析するように、構成され得る。
【0021】
上で述べたコンピュータシステムは、同時係属中の、同一の譲受人に譲渡された、1994年12月9日出願のマクドナルド(MacDonald )他による「コンピュータシステム、メモリコントローラ、およびメモリコントローラを動作するための方法(“Non-Volatile Memory Array Controller Capable of Controlling Memory Banks Having Variable Bit Widths ”)」と題された特願平6−306190と、1994年12月9日出願のマクドナルド他による「不揮発性メモリチップイネーブル符号化方法、コンピュータシステム、およびメモリコントローラ(“ROM Chip Enable Encoding Method and Computer System Employing the Same”)」と題された特願平6−306189に開示されるメモリ制御技術をさらに用いることができる。上記の特許出願の全体を引用によりここに援用する。
【0022】
上述の開示が十分に理解されると、当業者には多数の変更例および変形例が明らかになるであろう。たとえば、システムメモリ406がいかなる型のアドレス指定可能なメモリまたはI/O装置からなってもよいことが注目される。前掲の特許請求の範囲が、そのような変更例および変形例をすべて含むと解釈されることが意図される。
【図面の簡単な説明】
【図1】典型的なモデル80486に基づくコンピュータシステムの部分のブロック図である。
【図2】誤整列メモリアドレスへの命令の実行の間に、図1のマイクロプロセッサにより発生される外部バスサイクルを図示する信号図である。
【図3】誤整列メモリアドレスへの命令の実行の間の有効データの書込を図示するメモリマップの図である。
【図4】この発明に従うプログラマブルバイト整列機構を有する処理ユニットを含むコンピュータシステムのブロック図である。
【図5】誤整列メモリアドレスへの命令の実行の間に、図4の処理ユニットにより発生される外部バスサイクルを図示する信号図である。
【図6】図5に図示されるサイクルの間の有効データの書込を図示するメモリマップの図である。
【符号の説明】
402 処理ユニット
404 メモリ制御ユニット
410 実行コア
414 バスコントロールユニット
Claims (5)
- 処理ユニットであって、
予め定められた命令セットを実行するように構成される実行コアと、
前記実行コアに結合されるバスコントロールユニットとを含み、
前記バスコントロールユニットは、アドレス信号、バイトイネーブル信号、およびメモリ制御ユニットを制御する少なくとも1つの制御信号を発生させるように構成され、
前記バスコントロールユニットは、誤整列バイトサポート信号を受け、
前記アドレス信号は、前記誤整列バイトサポート信号がディアサートされると倍長語アドレスを特定し、かつ前記アドレス信号は、前記誤整列バイトサポート信号がアサートされるとバイトアドレスを特定し、
前記バスコントロールユニットは、前記誤整列バイトサポート信号がアサートされると誤整列倍長語アドレスへの1サイクルのアクセスを実行するように構成され、
前記バスコントロールユニットは、前記誤整列バイトサポート信号がディアサートされると、誤整列倍長語アドレスへの2サイクルのアクセスを実行するように構成され、
前記バイトイネーブル信号は、前記アドレス信号と関連する選択された数のバイトのうちのどれがイネーブルされるかを示し、
前記バイトイネーブル信号は、指定されたメモリサイクルの間に転送されるべき有効なバイトの数を示す、処理ユニット。 - 倍長語は4バイトのデータを含む、請求項1に記載の処理ユニット。
- 前記制御信号は読出/書込制御信号である、請求項1に記載の処理ユニット。
- 前記指定されたメモリサイクルの間に転送される有効なバイトの前記数は前記バイトイネーブル信号に依存する、請求項1に記載の処理ユニット。
- 処理ユニット内にメモリアクセスサイクルを発生させる方法であって、
要求されたメモリ転送のバイトアドレスを決定するステップと、
前記メモリ転送に関わるバイトの数を決定するステップと、
誤整列バイトサポート信号を検出するステップとを含み、さらに
前記誤整列バイトサポート信号がディアサートされれば、誤整列倍長語アドレスへの2サイクルのアクセスを実行し、または
前記誤整列バイトサポート信号がアサートされれば、誤整列倍長語アドレスへの1サイクルのアクセスを実行するステップとを含み、
前記誤整列倍長語アドレスへの2サイクルのアクセスを実行する前記ステップは、
第1の倍長語アドレスをローカルバスで与えてアクセスされるべき第1の倍長語を示すステップと、
前記第1のサイクルの間にアクセスされるべき前記第1の倍長語のバイトを示すバイトイネーブル信号を与えるステップと、
アクセスされるべき第2の倍長語を示す第2の倍長語アドレスを与えるステップと、
第2の値で前記バイトイネーブル信号を駆動して前記第2の倍長語のバイトを示すステップとを含む、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/247,247 US5566312A (en) | 1994-05-23 | 1994-05-23 | Processimg unit with programmable mis-aligned byte addressing |
US247247 | 1994-05-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0844621A JPH0844621A (ja) | 1996-02-16 |
JP3701045B2 true JP3701045B2 (ja) | 2005-09-28 |
Family
ID=22934194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12235095A Expired - Fee Related JP3701045B2 (ja) | 1994-05-23 | 1995-05-22 | 処理ユニット、および処理ユニット内にメモリアクセスサイクルを発生する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5566312A (ja) |
EP (1) | EP0684559B1 (ja) |
JP (1) | JP3701045B2 (ja) |
AT (1) | ATE195826T1 (ja) |
DE (1) | DE69518465T2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6789179B2 (en) * | 2001-06-29 | 2004-09-07 | Broadcom Corporation | Method and system for fast data access using a memory array |
US7340495B2 (en) * | 2001-10-29 | 2008-03-04 | Intel Corporation | Superior misaligned memory load and copy using merge hardware |
US6993619B2 (en) | 2003-03-28 | 2006-01-31 | International Business Machines Corporation | Single request data transfer regardless of size and alignment |
US20070050592A1 (en) * | 2005-08-31 | 2007-03-01 | Gschwind Michael K | Method and apparatus for accessing misaligned data streams |
US8156310B2 (en) * | 2006-09-11 | 2012-04-10 | International Business Machines Corporation | Method and apparatus for data stream alignment support |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4432055A (en) * | 1981-09-29 | 1984-02-14 | Honeywell Information Systems Inc. | Sequential word aligned addressing apparatus |
JPH01175649A (ja) * | 1987-12-29 | 1989-07-12 | Oki Electric Ind Co Ltd | マイクロプロセッサ |
US5170477A (en) * | 1989-10-31 | 1992-12-08 | Ibm Corporation | Odd boundary address aligned direct memory acess device and method |
-
1994
- 1994-05-23 US US08/247,247 patent/US5566312A/en not_active Expired - Lifetime
-
1995
- 1995-05-17 EP EP95303290A patent/EP0684559B1/en not_active Expired - Lifetime
- 1995-05-17 AT AT95303290T patent/ATE195826T1/de not_active IP Right Cessation
- 1995-05-17 DE DE69518465T patent/DE69518465T2/de not_active Expired - Lifetime
- 1995-05-22 JP JP12235095A patent/JP3701045B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69518465D1 (de) | 2000-09-28 |
ATE195826T1 (de) | 2000-09-15 |
US5566312A (en) | 1996-10-15 |
EP0684559B1 (en) | 2000-08-23 |
JPH0844621A (ja) | 1996-02-16 |
DE69518465T2 (de) | 2001-04-12 |
EP0684559A1 (en) | 1995-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5644788A (en) | Burst transfers using an ascending or descending only burst ordering | |
JP3532932B2 (ja) | 時間重複メモリ・アクセスを有するランダムにアクセス可能なメモリ | |
JP3841442B2 (ja) | 複数のメモリアドレスを格納および処理するための方法およびシステム | |
US20090307446A1 (en) | Dynamically setting burst length of a double data rate memory device | |
JPH0877066A (ja) | フラッシュメモリコントローラ | |
JPH06101225B2 (ja) | コンピユータ・システム、コンピユータ・システム中のメモリの読取方法及び転送方法、メモリ制御の方法及びメモリ・コントローラ | |
JP2005501300A (ja) | 仮想メモリ配列内のデータにアクセスするための配列および方法 | |
JP3701045B2 (ja) | 処理ユニット、および処理ユニット内にメモリアクセスサイクルを発生する方法 | |
US5901298A (en) | Method for utilizing a single multiplex address bus between DRAM, SRAM and ROM | |
US20020188771A1 (en) | Direct memory access controller for carrying out data transfer by determining whether or not burst access can be utilized in an external bus and access control method thereof | |
US5251307A (en) | Channel apparatus with a function for converting virtual address to real address | |
JPH10293684A (ja) | コンピュータシステムおよびその立ち上げ制御方法 | |
JPH05313999A (ja) | メモリ制御装置 | |
JP4724289B2 (ja) | データ処理装置およびデータ処理装置のメモリアクセス制御方法 | |
JP2002318779A (ja) | デバイス装置とそのレジスタのアクセス方法 | |
JP4772975B2 (ja) | 半導体記憶装置 | |
JP2000267986A (ja) | メモリ制御装置およびメモリ制御方法 | |
JPH04245346A (ja) | マイクロコンピュータシステム | |
JPH1097788A (ja) | 情報処理装置 | |
JPH02123450A (ja) | 情報処理システム | |
JP2002175215A (ja) | メモリ制御装置および情報処理システム | |
JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
JPH04358220A (ja) | 電子ディスク装置 | |
JPH1196070A (ja) | メモリ制御回路及びその制御方法並びにその制御プログラムを記録した記録媒体 | |
JPH07334451A (ja) | ダイレクトメモリアクセスコントローラ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050421 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050712 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |