JPH09293014A - メモリの記憶容量の認識方法 - Google Patents

Abstract

(57)【要約】 【課題】 メモリの記憶容量を特別なＩＤを配置するこ
となく認識する。 【解決手段】 S1で、アドレス“00000ABh”をリード
し、リードデータを検査基本値とする。S2-1で、アドレ
ス“00100ABh”をリードしてリードデータが検査基本値
と同じか否かを判定し、S2-2で、S2-1でリードしたデー
タが検査基本値と同じ場合、メモリのアドレスビット数
が16ビットと判定され、記憶容量が64KByteと判定され
る。従って、メモリの最大アドレス値は“000FFFFh”に
なる。S3-1で、S2-1でリードしたデータが検査基本値と
同じでない場合、アドレス“00200ABh”をリードし、リ
ードデータが検査基本値と同じか否かを判定する。S3-2
で、S3-1でリードしたデータが検査基本値と同じ場合、
メモリのアドレスビット数が17ビットと判定され、記憶
容量が128KByteと判定される。従って、メモリの最大ア
ドレス値は“OO1FFFFh”になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データが予め記録
されているメモリの記憶容量の認識方法に関するもので
ある。

【０００２】

【従来の技術】図２は、一般のメモリＩＣの一例を示す
構成図である。この図に示すメモリＩＣ１のリード／ラ
イトサイクルでは、該メモリＩＣ１から応答信号を出力
しないので、図示しない中央情報処理装置（以下、ＣＰ
Ｕという）からの制御信号のみを使用してリード／ライ
トサイクルを終了する。このため、ＣＰＵがメモリＩＣ
１の記憶容量以上のデータ領域をリードした場合、アド
レスａｄに対する記憶データが存在しないので、該メモ
リＩＣ１のデータ信号線には正常なデータ（即ち、正常
に記憶されたデータ）が出力されず、異常データが出力
される。ところが、ＣＰＵはメモリＩＣ１から出力され
たデータｄ１〜ｄ８が正常なデータであるか否かを識別
できないので、この異常データを正常リードのデータと
して認識する。ＣＰＵは、この異常データをリードする
と、プログラムやデータに異常が発生して誤動作が発生
する。従来では、ＣＰＵがメモリＩＣ１の記憶容量を予
め認識することにより、このような誤動作の発生を防止
している。図３は、情報処理回路の一例を示す構成図で
ある。

【０００３】この情報処理回路はＣＰＵ１１を有してい
る。ＣＰＵ１１のアドレス端子Ａ１〜Ａ３２、ライトイ
ネーブル端子ＷＥ、リードコマンド端子ＲＤ及びデータ
入出力端子Ｄ１〜Ｄ８は、メモリ制御部１２のアドレス
端子Ａ１〜Ａ３２、ライトイネーブル端子ＷＥ、リード
コマンド端子ＲＤ及びデータ入出力端子Ｄ１〜Ｄ８にそ
れぞれ接続されている。メモリ制御部１２のアドレス端
子Ａ１〜Ａ３２、ライトイネーブル端子ＷＥ、アウトイ
ネーブル端子ＯＥ、チップセレクト端子ＣＳ１及びデー
タ入出力端子Ｄ１〜Ｄ８は、コネクタ１３のアドレス端
子Ａ１〜Ａ３２、ライトイネーブル端子ＷＥ、アウトイ
ネーブル端子ＯＥ、チップセレクト端子ＣＳ及びデータ
入出力端子Ｄ１〜Ｄ８にそれぞれ接続されている。コネ
クタ１３のアドレス端子Ａ１〜Ａ８、ライトイネーブル
端子ＷＥ、アウトイネーブル端子ＯＥ、チップセレクト
端子ＣＳ及びデータ入出力端子Ｄ１〜Ｄ８は、メモリモ
ジュール１４中のコネクタ１４ａのアドレス端子Ａ１〜
Ａ８、ライトイネーブル端子ＷＥ、アウトイネーブル端
子ＯＥ、チップセレクト端子ＣＳ及びデータ入出力端子
Ｄ１〜Ｄ８に接続されている。コネクタ１４ａのアドレ
ス端子Ａ１〜Ａ８、ライトイネーブル端子ＷＥ、アウト
イネーブル端子ＯＥ、チップセレクト端子ＣＳ及びデー
タ入出力端子Ｄ１〜Ｄ８は、メモリモジュール１４中の
メモリＩＣ１４ｂのアドレス端子Ａ１〜Ａ８、ライトイ
ネーブル端子ＷＥ、アウトイネーブル端子ＯＥ、チップ
セレクト端子ＣＳ及びデータ入出力端子Ｄ１〜Ｄ８にそ
れぞれ接続されている。

【０００４】コネクタ１３，１４ａはＣＰＵ１１を含む
装置本体とメモリモジュール１４との接続及び分離を容
易にするためのものであり、メモリモジュール１４中の
メモリＩＣ１４ｂに必要な信号のみを入出力するもので
ある。メモリモジュール１４は、メモリＩＣ１４ｂとコ
ネクタ１４ａとをストレートに接続したものである。メ
モリＩＣ１４ｂはデータを記憶及び出力する部分であ
り、アドレス値に対して８ビットのデータを入出力す
る。又、チップセレクト信号ｃｓ１によって能動状態に
なり、該チップセレクト信号ｃｓ１が入力されなければ
データを入出力しない。同様に、メモリ制御部１２のア
ドレス端子Ａ１〜Ａ３２、ライトイネーブル端子ＷＥ、
アウトイネーブル端子ＯＥ、チップセレクト端子ＣＳ２
及びデータ入出力端子Ｄ１〜Ｄ８は、コネクタ１５のア
ドレス端子Ａ１〜Ａ３２、ライトイネーブル端子ＷＥ、
アウトイネーブル端子ＯＥ、チップセレクト端子ＣＳ及
びデータ入出力端子Ｄ１〜Ｄ８にそれぞれ接続されてい
る。

【０００５】コネクタ１５のアドレス端子Ａ１〜Ａ８、
ライトイネーブル端子ＷＥ、アウトイネーブル端子Ｏ
Ｅ、チップセレクト端子ＣＳ及びデータ入出力端子Ｄ１
〜Ｄ８は、メモリモジュール１６中のコネクタ１６ａの
アドレス端子Ａ１〜Ａ８、ライトイネーブル端子ＷＥ、
アウトイネーブル端子ＯＥ、チップセレクト端子ＣＳ及
びデータ入出力端子Ｄ１〜Ｄ８に接続されている。コネ
クタ１６ａのアドレス端子Ａ１〜Ａ８、ライトイネーブ
ル端子ＷＥ、アウトイネーブル端子ＯＥ、チップセレク
ト端子ＣＳ及びデータ入出力端子Ｄ１〜Ｄ８は、メモリ
モジュール１６中のメモリＩＣ１６ｂのアドレス端子Ａ
１〜Ａ８、ライトイネーブル端子ＷＥ、アウトイネーブ
ル端子ＯＥ、チップセレクト端子ＣＳ及びデータ入出力
端子Ｄ１〜Ｄ８にそれぞれ接続されている。

【０００６】この情報処理回路において、メモリ制御部
１２はＣＰＵ１１のメモリアクセスサイクルをメモリモ
ジュール１４，１６のアクセスサイクルへ変換し、メモ
リモジュール１４，１６に対する信号の生成を行う。そ
して、メモリ制御部１２はＣＰＵ１１から出力されたア
ドレスをメモリモジュール１４，１６に対してストレー
トに出力し、ＣＰＵ１１のアドレス値がメモリモジュー
ル１４，１６のアドレス値と同一になるように出力され
る。又、データも同じくＣＰＵ１１の送受信データとメ
モリモジュール１４，１６のデータ値は同じ値になる。
チップセレクト信号ｃｓ１，ｃｓ２は、メモリモジュー
ル１４，１６のメモリ容量範囲内ヘのアクセスである時
に、該メモリモジュール１４，１６の動作を能動状態に
する信号であり、アドレスがメモリ制御部１２に設定さ
れたＣＰＵアドレスの範囲内である時にメモリモジュー
ル１４，１６に対して出力される。そして、各チップセ
レクト信号ｃｓ１，ｃｓ２毎にＣＰＵアドレス範囲の設
定を変えることにより、複数のメモリモジュールを接続
して使用することができる。

【０００７】又、この情報処理回路では、メモリモジュ
ール１４，１６が交換可能であり、該メモリモジュール
１４，１６中のメモリ１４ｂ，１６ｂの記憶容量が固定
容量ではなく任意の容量である。そして、ＣＰＵ１１が
メモリモジュール１４，１６の記憶容量以上のデータ領
域をリード／ライトすることを防止するため、従来では
実装されたメモリモジュール１４，１６の記憶容量をＣ
ＰＵ１１が予め自動的に認識することにより、該メモリ
モジュール１４，１６の記憶容量以上のデータ領域のア
クセスすることを防止している。従来のメモリの記憶容
量の自動認識方法としては、例えばＤＲＡＭ等のような
リード／ライト可能なメモリの場合は、ライトしたデー
タと同じ値をリードするか、又は違う値をリードするか
によって、メモリの記憶容量を認識するようにしてい
る。又、例えばリードオンリメモリ（以下、ＲＯＭとい
う）やフラッシュメモリ等のような読み出し専用メモリ
の場合は、以下の方法を用いてメモリの記憶容量を認識
するようにしている。

【０００８】図４は、従来のメモリの記憶容量の認識方
法を示すフローチャートである。この図では、コネクタ
等によって挿抜可能な読み出し専用メモリモジュールの
場合、メモリの容量を示すＩＤ（Identification）をデ
ータ領域又はＩ／Ｏ空間に格納し、該ＩＤをＣＰＵがリ
ードして該ＩＤをデコードすることにより、メモリの記
憶容量を認識する方法が示されている。ステップＳ１に
おいて、ＣＰＵは、メモリモジュールのメモリ領域又は
Ｉ／Ｏ領域に配置されたメモリの記憶容量認識ＩＤをリ
ードする。ステップＳ２において、記憶容量認識ＩＤを
デコードし、メモリの記憶容量を判定する。ステップＳ
３において、メモリの記憶容量によって、メモリの最大
アドレス値を判定する。

【０００９】図５は、従来の他のメモリの記憶容量の認
識方法を示すフローチャートである。この図では、フラ
ッシュメモリ等のリード専用メモリの場合の記憶容量を
認識する方法が示されている。即ち、フラッシュメモリ
等のリード専用メモリの場合、メモリＩＣ内にはメーカ
ＩＤ及びメモリＩＣを特定できる個別認識ＩＤが格納さ
れている。そして、メモリの記憶容量を判断する場合、
上記の２つのＩＤをリードした後、該２つのＩＤによっ
てメモリの記憶容量判定するための参照データ（ライブ
ラリ）を検索することにより、メモリの記憶容量を認識
するようにしている。ステップＳ１において、ＣＰＵは
リード専用メモリＩＣ内のメーカＩＤとＩＣ個別ＩＤを
リードする。ステップＳ２において、リードしたＩＤと
プログラム内に保持するライブラリとを比較し、該当す
るＩＣがある場合は、ライブラリからメモリの記憶容量
情報をリードすることにより、メモリの記憶容量を判定
する。ステップＳ３において、前記メモリの記憶容量に
基づいてメモリの最大アドレス値を判定する。

【００１０】

【発明が解決しようとする課題】しかしながら、図４及
び図５に示すメモリの記憶容量の認識方法では、次の
（１）〜（３）のような課題があった。 （１） メモリの記憶容量ＩＤの情報のフォーマット
（即ち、メモリの記憶容量を数値で表す形式）の仕様が
メモリ毎に異なる場合、メモリの記憶容量を誤認して間
違った設定をすることにより、装置が誤動作を起こす問
題が発生する。このため、ハードウェアの構成が同じメ
モリモジュールでも互換性がなくなる。 （２） メーカ毎にＩＣ個別認識ＩＤが異なり、ＩＤと
メモリの記憶容量との関連性がないことから、ライブラ
リのデータ量が大きくなり、メモリモジュール用のプロ
グラムが肥大化する問題が発生する。又、プログラム作
成時までのメモリＩＣにのみ対応し、その後、開発／販
売されるメモリには対応できない。 （３） DRAMインタフェースを持つリード専用メモリを
使用した装置の場合、リード専用メモリＩＣに入力され
るアドレスはＣＰＵのアクセスするアドレスをRAS とCA
S にマルチプレクス（時分割）しており、その配置パタ
ーンはメモリの記憶容量によって決定される。このた
め、アドレス値“0000000h”以外のデータは正常にリー
ドできない（即ち、同じＣＰＵからのメモリリードアド
レスでも、マルチプレクスパターンによってメモリＩＣ
に入力されるアドレス値が異なるため、アクセスしたア
ドレスのデータを正常にリードできない）ため、１Byte
のデータでメモリの記憶容量を表示できない場合には、
リード専用メモリを正常にリードできないという問題が
あった。本発明は、前記従来技術が持っていた課題を解
決し、メモリの記憶容量毎に特別なＩＤを配置すること
なく、メモリの記憶容量を自動的に認識するメモリの記
憶容量の認識方法を提供するものである。

【００１１】

【課題を解決するための手段】本発明は、前記課題を解
決するために、メモリの記憶容量の認識方法において、
データが記憶されている領域を示す第１のアドレス値を
メモリに与え、第１のリードデータを読み出す第１のメ
モリリード処理と、前記第１のアドレス値に対して有効
な上位ビットを付加した第２のアドレス値を作成し、該
第２のアドレス値を前記メモリに与えて第２のリードデ
ータを読み出す第２のメモリリード処理と、前記第２の
リードデータと前記第１のリードデータとを比較して該
第２のリードデータと該第１のリードデータとが同一の
場合、前記メモリが前記第１のアドレス値のビット数に
対応するアドレスビット数を有しているが、前記第２の
アドレス値のビット数に対応するアドレスビット数を有
していないと判定して前記メモリのアドレスビット数を
判定する第１のアドレスビット数判定処理とを行う。

【００１２】一方、前記第２のリードデータと前記第１
のリードデータとを比較して該第２のリードデータと該
第１のリードデータとが異なる場合、前記第２のアドレ
ス値に対して上位ビットを１ビットずつ逐次付加した各
第３のアドレス値を逐次作成し、該各第３のアドレス値
を前記メモリに逐次与えて各第３のリードデータを読み
出し、該各第３のリードデータが前記第１のリードデー
タと同一になるまで該各第３のリードデータの読み出し
を逐次行う第３のメモリリード処理と、前記第３のリー
ドデータと前記第１のリードデータとが同一になった場
合、前記メモリが前記第１のアドレス値のビット数に対
応するアドレスビット数を有しているが、前記第３のア
ドレス値のビット数に対応するアドレスビット数を有し
ていないと判定して前記メモリのアドレスビット数を判
定する第２のアドレスビット数判定処理とを行う。そし
て、前記第１又は第２のアドレスビット数判定処理にお
いて判定された前記メモリのアドレスビット数から該メ
モリの記憶容量を算出する記憶容量算出処理を行うよう
にしている。

【００１３】本発明によれば、以上のようにメモリの記
憶容量の認識方法を構成したので、第１のメモリリード
処理において、第１のアドレス値がメモリに与えられ、
該メモリから第１のリードデータが読み出される。次
に、第２のメモリリード処理において、第２のアドレス
値が前記メモリに与えられ、該メモリから第２のリード
データが読み出される。更に、第１のアドレスビット数
判定処理において、前記第２のリードデータと前記第１
のリードデータとが同一の場合、前記メモリのアドレス
ビット数が判定される。一方、前記第２のリードデータ
と前記第１のリードデータとが異なる場合、第３のメモ
リリード処理において、各第３のアドレス値が逐次作成
され、該各第３のアドレス値によって前記メモリから各
第３のリードデータが逐次読み出され、該各第３のリー
ドデータが前記第１のリードデータと同一になるまで該
各第３のリードデータの読み出しが行われる。前記第３
のリードデータと前記第１のリードデータとが同一にな
った場合、第２のアドレスビット数判定処理において、
前記メモリのアドレスビット数が判定される。そして、
記憶容量算出処理において、前記第１又は第２のアドレ
スビット数判定処理において判定された前記メモリのア
ドレスビット数から該メモリの記憶容量が算出される。
従って、前記課題を解決できるのである。

【００１４】

【発明の実施の形態】図１は、本発明の実施形態のメモ
リＩＣの記憶容量の認識方法を示すフローチャートであ
る。本実施形態において、図３中のメモリ制御部１２の
チップセレクト信号ｃｓ１，ｃｓ２は、ＣＰＵ１１のア
ドレスがメモリモジュール１４，１６に対する各開始ア
ドレスと各最大アドレスによってデコードされて出力さ
れるものとする。又、メモリモジュール１４，１６は、
既に任意のデータが記憶されているリード専用メモリを
内蔵したものである。又、メモリＩＣ１４ｂでは、アド
レスビット数はメモリの記憶容量に対して全領域を指し
示すビット数のみが入力され、入出力データは８ビット
になっている。尚、メモリＩＣ１６ｂも同様である。図
６は、メモリ領域を説明する図である。この図では、メ
モリＩＣの記憶容量が１MByte の時の実装メモリ領域と
未実装メモリ領域との関係が示されている。この図にお
いて、メモリ容量を検査するために、図３中のメモリ制
御部１２のチップセレクト信号ｃｓ１に対応するＣＰＵ
１１のアドレス値の範囲を、開始アドレス値を“000000
0h”、及び最大アドレス値をメモリモジュール１４の実
装可能な最大メモリ容量に仮定した値に設定し、他のチ
ップセレクト端子からは信号が出力されない設定にした
場合について以下に説明する。

【００１５】この場合、開始アドレス値から最大アドレ
ス値までのメモリサイクルに対してメモリ制御部１２か
らチップセレクト信号ｃｓ１が出力される。アドレス値
“001ABCDEh ”（２１ビット）によって１MByte （アド
レスビット数２０ビット）以上のメモリ空間をリードし
た場合、メモリＩＣにはアドレスＡ１〜Ａ２０のみが入
力されるので、メモリＩＣはＡ２１以上のアドレスを無
視し、該メモリＩＣはＡ１〜Ａ２０で示されるアドレス
値“000ABCDEh ”のデータ（本データを異常データとい
う）を出力し、ＣＰＵ１１は該異常データを正常データ
としてリードする。図７は、メモリＩＣの記憶容量とア
ドレスビット数との関係を示す図である。メモリＩＣ
は、この図に示すように、記憶容量によってアドレスビ
ット数が決まる。この場合、メモリＩＣに入力されるア
ドレスビット数以上のアドレス線を使用して該メモリＩ
Ｃ内のデータをリードする場合（即ち、実装メモリの記
憶容量以上のデータ領域をリードする場合）、メモリＩ
Ｃは該メモリＩＣのアドレスビット数以上のアドレス値
は無視し、該メモリＩＣのアドレスのビット数によって
示されるアドレス領域のデータを出力する。

【００１６】図８は、メモリ入力アドレスとＣＰＵアク
セスメモリアドレスの関係を示す図である。この図で
は、メモリの記憶容量が１MByte の時のメモリ入力アド
レスとＣＰＵアクセスメモリアドレスの関係が示されて
いる。この図と図７とから、１MByteのメモリＩＣは、
２０ビットのアドレスを用いて該メモリＩＣ内のデータ
の全領域をアクセスできることがわかる。図９は、正常
リード可否によって判定するメモリの記憶容量を示す図
である。この図では、ＣＰＵからのアドレス値とリード
データが検査基本値と同じ値か違う値であるかによって
認識されるメモリの記憶容量が示されている。この図に
おいて、例えば第１のアドレス値“00000ABh”を基本検
査アドレスとし、該基本検査アドレスに対応したリード
データを検査基本値とする。この検査基本値は、メモリ
に有効データが記録されていない領域をリードした時に
リードされる値とは違う値であるとする。そして、第１
のアドレス値“00000ABh”に対して有効な上位ビットを
付加した第２又は第３のアドレス値“00080ABh”，“00
100ABh”，・・・，“10000ABh”と、これらの各アドレ
ス値に対応するメモリの記憶容量が示されている。

【００１７】次に、図１及び図６〜図９を参照しつつ、
前記図３の情報処理回路を用いたメモリＩＣの記憶容量
の認識方法を説明する。本実施形態では、メモリモジュ
ールの最低メモリ記憶容量を64KByte 、及び最大メモリ
記憶容量を３２MByte とする回路上の制限があるものと
する。ステップＳ１（第１のメモリリード処理）におい
て、第１のアドレス値“00000ABh”をリードし、リード
したデータをメモリの第１のリードデータ（以下、検査
基本値という）とする。ステップＳ２−１（第２のメモ
リリード処理）において、第２のアドレス値“00100AB
h”をリードし、リードしたデータ（第２のリードデー
タ）が前記検査基本値と同じか否かを判定する。

【００１８】ステップＳ２−２（第１のアドレスビット
数判定処理及び記憶容量算出処理）において、前記ステ
ップＳ２−１でリードしたデータが前記検査基本値と同
じ場合、メモリＩＣのアドレスビット数が１６ビットと
判定され、該メモリＩＣの記憶容量が６４KByte である
と判定される。従って、メモリＩＣの最大アドレス値は
“000FFFFh”になる。ステップＳ３−１（第３のメモリ
リード処理）において、前記ステップＳ２−１でリード
したデータが前記検査基本値と同じでない場合、第３の
アドレス値“00200ABh”をリードし、リードしたデータ
（第３のリードデータ）が前記検査基本値と同じか否か
を判定する。ステップＳ３−２（第２のアドレスビット
数判定処理及び記憶容量算出処理）において、前記ステ
ップＳ３−１でリードしたデータが前記検査基本値と同
じ場合、メモリＩＣのアドレスビット数が１７ビットと
判定され、該メモリの記憶容量が１２８KByte であると
判定される。従って、メモリＩＣの最大アドレス値は
“OO1FFFFh”になる。

【００１９】ステップＳ４（第３のメモリリード処理、
第２のアドレスビット数判定処理及び記憶容量算出処
理）において、前記ステップＳ３−１でリードしたデー
タが前記検査基本値と同じでない場合、アドレス値“00
400ABh”をリードし、リードしたデータが前記検査基本
値と同じ場合、メモリＩＣのアドレスビット数が１８ビ
ットと判定され、該メモリの記憶容量が２５６KByte で
あると判定される。従って、メモリＩＣの最大アドレス
値は“OO2FFFFh”になる。以下、同様にして図９に示す
アドレス値を用いてメモリリードし、リードした値が前
記検査基本値と同じ値か違う値であるかを検査し、図７
に基づいてメモリの記憶容量及び該メモリの最大アドレ
ス値を決定する。従って、最終的には、アドレス値“10
000ABh”をリードし、リードしたデータが前記検査基本
値と同じ場合、メモリＩＣのアドレスビット数が２４ビ
ットと判定され、該メモリの記憶容量が１６MByte であ
ると判定される。そして、メモリＩＣの最大アドレス値
は“OFFFFFFh”になる。又、リードしたデータが前記検
査基本値と同じでない場合、メモリの記憶容量が３２MB
yte であると判定される。そして、メモリＩＣの最大ア
ドレス値は“1FFFFFFh”になる。

【００２０】上記の検査手順では、メモリＩＣの記憶領
域内の検査アドレスに同一データが配置されている場合
に誤認識が発生するので、以下の方法によって誤認識を
回避することができる。即ち、異なる基本検査アドレス
を用いて複数回検査して広範囲のデータで検査を行い、
一番大きいメモリ容量に判定した値によって判定する。
例えば、メモリの記憶容量が１MByte の場合の判定手順
について説明する。アドレス値“0O8OOABh”（20ビッ
ト）までは検査基本値と異なる値をリードし、アドレス
値“01000ABh”（21ビット）で該検査基本値と同一の値
をリードするので、メモリＩＣのアドレスビットは20ビ
ットと判定され、該メモリＩＣの記憶容量が１MByte で
あると判定される。以上のように、本実施形態では、次
の（ａ）〜（ｃ）のような利点がある。

【００２１】（ａ） 任意のアドレス値及び任意のデー
タ値によってメモリＩＣの記憶容量を認識するようにし
たので、メモリＩＣの記憶容量を示すＩＤの格納アドレ
ス及びＩＤのフォーマットの異なる規格を持つメモリモ
ジュールに対し、その規格に関係なく、該メモリＩＣの
記憶容量を認識することができる。 （ｂ） メーカ名及びリード専用メモリＩＣを検索する
ためのＩＤを認識するためのライブラリを装置内に格納
する必要がないので、内蔵プログラム及びデータ容量の
肥大化を防止することができる。更に、ライブラリを参
照しないことから、新規メーカ及び新製品のフラッシュ
メモリＩＣにも意識することなく対応することができ
る。 （ｃ） １ByteのＩＤによってメモリの記憶容量を判断
することができ、又、このＩＤの値は規定されないの
で、内蔵データを消去することなく使用することができ
る。尚、上記実施形態では、１つのチップセレクト信号
に対する動作を説明したが、上記の手順を各チップセレ
クト信号毎（即ち、各メモリモジュール毎）に行うこと
により、記憶容量の異なる複数のメモリモジュールを実
装する装置に対しても実施可能である。

【００２２】

【発明の効果】以上詳細に説明したように、本発明によ
れば、次の（ｉ）〜(iii）のような効果がある。 （ｉ） 任意のアドレス値及び任意のデータによってメ
モリの記憶容量を認識するようにしたので、メモリの記
憶容量を示すＩＤの格納アドレス及びＩＤのフォーマッ
トの異なる規格を持つメモリモジュールに対し、その規
格に関係なく、該メモリの記憶容量を認識できる。 （ii） メーカ名及びリード専用メモリを検索するため
のＩＤを認識するためのライブラリを装置内に格納する
必要がないので、内蔵プログラム及びデータ容量の肥大
化を防止できる。更に、ライブラリを参照しないことか
ら、新規メーカ及び新製品のフラッシュメモリにも対応
できる。 (iii） １ByteのＩＤによってメモリの記憶容量を判断
することができ、又、このＩＤの値は規定されないの
で、内蔵データを消去することなく使用することができ
る。

【図面の簡単な説明】

【図１】本発明の実施形態のメモリＩＣの記憶容量の認
識方法を示すフローチャートである。

【図２】一般のメモリＩＣの構成図である。

【図３】情報処理回路の一例を示す構成図である。

【図４】従来のメモリの記憶容量の認識方法を示すフロ
ーチャートである。

【図５】従来の他のメモリの記憶容量の認識方法を示す
フローチャートである。

【図６】メモリ領域を説明する図である。

【図７】メモリＩＣの記憶容量とアドレスビット数との
関係を示す図である。

【図８】メモリ入力アドレスとＣＰＵアクセスメモリア
ドレスの関係を示す図である。

【図９】正常リード可否によって判定するメモリの記憶
容量を示す図である。

【符号の説明】

１４ｂ，１６ｂ メモリ Ｓ１，Ｓ２−１，Ｓ３−１，Ｓ４ メモリリー
ド処理 Ｓ２−２，Ｓ３−２ アドレスビ
ット数判定処理、及び記憶容量算出処理

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データが記憶されている領域を示す第１
   のアドレス値をメモリに与え、第１のリードデータを読
   み出す第１のメモリリード処理と、 前記第１のアドレス値に対して有効な上位ビットを付加
   した第２のアドレス値を作成し、該第２のアドレス値を
   前記メモリに与えて第２のリードデータを読み出す第２
   のメモリリード処理と、 前記第２のリードデータと前記第１のリードデータとを
   比較して該第２のリードデータと該第１のリードデータ
   とが同一の場合、前記メモリが前記第１のアドレス値の
   ビット数に対応するアドレスビット数を有しているが、
   前記第２のアドレス値のビット数に対応するアドレスビ
   ット数を有していないと判定して前記メモリのアドレス
   ビット数を判定する第１のアドレスビット数判定処理
   と、 前記第２のリードデータと前記第１のリードデータとを
   比較して該第２のリードデータと該第１のリードデータ
   とが異なる場合、前記第２のアドレス値に対して上位ビ
   ットを１ビットずつ逐次付加した各第３のアドレス値を
   逐次作成し、該各第３のアドレス値を前記メモリに逐次
   与えて各第３のリードデータを読み出し、該各第３のリ
   ードデータが前記第１のリードデータと同一になるまで
   該各第３のリードデータの読み出しを逐次行う第３のメ
   モリリード処理と、 前記第３のリードデータと前記第１のリードデータとが
   同一になった場合、前記メモリが前記第１のアドレス値
   のビット数に対応するアドレスビット数を有している
   が、前記第３のアドレス値のビット数に対応するアドレ
   スビット数を有していないと判定して前記メモリのアド
   レスビット数を判定する第２のアドレスビット数判定処
   理と、 前記第１又は第２のアドレスビット数判定処理において
   判定された前記メモリのアドレスビット数から該メモリ
   の記憶容量を算出する記憶容量算出処理とを、 行うことを特徴とするメモリの記憶容量の認識方法。